SU432482A1 - Устройство для согласования входных цепей электронных вычислительных машин (эвм) с выходными цепями управляемых установок - Google Patents
Устройство для согласования входных цепей электронных вычислительных машин (эвм) с выходными цепями управляемых установокInfo
- Publication number
- SU432482A1 SU432482A1 SU1685541A SU1685541A SU432482A1 SU 432482 A1 SU432482 A1 SU 432482A1 SU 1685541 A SU1685541 A SU 1685541A SU 1685541 A SU1685541 A SU 1685541A SU 432482 A1 SU432482 A1 SU 432482A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- computer
- circuits
- inputs
- outputs
- code
- Prior art date
Links
- 238000009434 installation Methods 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
- Multi Processors (AREA)
Description
Известны устройства дл согласовани входных цепей ЭВМ с выходными цеп ми управл емых установок, содержащие две групцы схем разрешени , входы первой из которых соединены с передающими кодовыми шинами управл емой установки, и дешифратор адресов исполнительных устройств. Вход управлени последнего подключен через схему формировани к выходам ЭВМ. Такие устройства не обладают достаточной универсальностью .
Предлагаемое устройство отличаетс тем, что оно содержит буферный регистр, выходы которого соедииены с приемными кодовыми шинами управл емой установки, а входы подключены к выходам второй группы схем разрешени , и блок Переключателей информации. Выходы и входы последнего соединены соответственно с приемными и передающими кодовыми шинами ЭВМ и с входами и выходами второй и первой групп схем разрешени . Кроме того, устройство содержит блок переключателей адресов схем разрешени , выходами присоединенный к управл ющим входам схем разрешени ; дешифратор адресов, входы и выходы которого соединены соответственно с кодовыми шинами адреса ЭВМ, с выходом схемы формировани и с входами блока переключателей адресов схем разрешени , а также блок переключателей кодовых
щнн адреса. Одна группа входов блока переключателей кодовых шин адреса подключена к передающим кодовым щинам адреса ЭВМ, друга - к передающим кодовым шинам ЭВМ, а выходы -соединены с входами дешифратора адресов исполнительных устройств. Это позвол ет повысить универсальность устройства . На чертеже показана функциональна
блок-схема предлагаемого устройства.
Устройство содержит две группы схем 1 и 2 разрешени , входы первой из которых соединены с передающими кодовыми щинами 3 управл емой установки 4, и дешифратор 5 адресов исполнительных устройств 6. Вход управлени дешифратора 5 подключен через схему 7 формировани к выходам 8 схемы сигналов сопровождени информации ЭВМ 9. Выходы буферного регистра 10 соединены с
приемными кодовыми шинами И установки 4, а входы подключены к выходам схем 2 разрешени . Выходы и входы блока 12 переключателей информации соединены соответственно с приемными 13 и передающими 14 кодовыми щинами ЭВМ и с входами и выходами схем 2 и 1 разрешени . Выходы блока 15 переключателей адресов схем разрешени присоединены к управл ющим входам схем разрешени . Входы и выходы дешифратора 16
адресов схем разрешени соединены соответственло с кодовыми шинами 17 адреса ЭВМ, с выходом схемы 7 и с входами блока 15. Кроме того, устройство имеет блок 18 переключателей кодовых шин 19 адреса, одна группа ьходов которого подключена к передающим кодовым шинам 19 адреса ЭВМ, друга - к передающим кодовым шинам 14 ЭВМ, а выходы соединены с входами дешифратора 5. Устройство подключено к управл емой технологической установке 4 и к ЭВМ 9. Дл приема выбран р д ЭВМ 9, имеющий 8, 12, 16, 20 и т. д. разр дов выходных передающих 14 и приемных 13 кодовых шин числа. Программа работы управл емой от ЭВМ технологической установки или измерительной станции системы дл контрол электрических параметров электронных схем состоит из командных, адресных, информационных слов и сигналов сопровождени , тактирующих передачу из ЭВМ или прием в ЭВМ информации . Командные слова поступают с ЭВМ по шипам 17 на дешифратор 16, который расшифровывает код командного Слова. Выходной сигнал дешифратора 16 подготавливает к работе определенные узлы устройства. Адресные слова, несущие код адреса исполнительного устройства 6, через блок 18 переключателей с передающих кодовых шин ЭВМ поступают на дешифратор 5 исполнительных устройств установки. Информационные слова, содержащие информацию о работе исполнительных устройств, дл первых восьми разр дов поступают непосредственно с передающих кодовых шин 14 ЭВМ па входы схем 2 разрешени (первой в р ду выбрана ЭВМ, имеюща восемь приемных и передающих кодовых шин). Второе Еосьмиразр дцое информационное слово через блок 12 переключателей подаетс на входы соответствующих .схем 2 разрешени и т. д. Соединени в блоках 12, 15 и 18 переключателей выполнены так, чтобы в зависимости от положени переключателей можно было в случае применени ЭВМ с числом кодовых шин 13 и 14 меньшим, чем число кодовых шин 3 и 11 установки, комбиниру подключением входов или выходов схем разрешени к передающим 14 или приемным 13 кодовым шинам, за несколько тактов занесени информации записать ее во все разр ды буферного регистра 10 и далее в исполнительные устройства пли в ЭВМ, т. е. в случае применени ЭВМ с восемью разр дами передающих 14 и приемных 13 кодовых шин информацию можно занести в три такта, в случае применени ЭВМ с двенадцатью или шестнадцатью кодовыми шинами 13 и 14 - за два такта и т. д. Предмет изобретени Устройство дл согласовани входных цепей электронных вычислительных машин (ЭВМ) с выходными цеп ми унравл емых установок, содержащее две группы схем разрешени , входы первой из которых соединены с передающими кодовыми шинами управл емой установки, и дешифратор адресов исполнительных устройств, вход управлени которого подключен через схему формировани к выходам ЭВМ, отличающеес тем, что, с целью повышени универсальности, оно содержит буферный регистр, выходы которого соединены с приемными кодовыми шинами управл емой установки, а входы подключены к выходам второй группы схем разрешени , блок переключателей информации, выходы и входы которого соединены соответственно с приемными и передающими кодовыми шинами ЭВМ и с входами и выходами второй и первой групп схем разрешени , блок переключателей адресов схем разрешени , выходы которого присоединены к управл ющим входам схем разрешени , дешифратор адресов , входы и выходы которого соединены соответственно с кодовыми шинами адреса ЭВМ, с выходом схемы формировани и с входами блока переключателей адресов схем разрешени , а также блок переключателей кодовых шин адреса, одна группа входов которого подключена к передающим кодовым шинам адреса ЭВМ, друга - к передающим кодовым шинам ЭВМ, а выходы соединены с входами дешифратора адресов исполнительных устройств.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1685541A SU432482A1 (ru) | 1971-06-13 | 1971-06-13 | Устройство для согласования входных цепей электронных вычислительных машин (эвм) с выходными цепями управляемых установок |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1685541A SU432482A1 (ru) | 1971-06-13 | 1971-06-13 | Устройство для согласования входных цепей электронных вычислительных машин (эвм) с выходными цепями управляемых установок |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU432482A1 true SU432482A1 (ru) | 1974-06-15 |
Family
ID=20484247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1685541A SU432482A1 (ru) | 1971-06-13 | 1971-06-13 | Устройство для согласования входных цепей электронных вычислительных машин (эвм) с выходными цепями управляемых установок |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU432482A1 (ru) |
-
1971
- 1971-06-13 SU SU1685541A patent/SU432482A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840001731A (ko) | 순차적인 워어드가 정열된 어드레스 지정장치 | |
| EP0347929A3 (en) | Parallel processor | |
| SU432482A1 (ru) | Устройство для согласования входных цепей электронных вычислительных машин (эвм) с выходными цепями управляемых установок | |
| GB811267A (en) | Analog to digital translators | |
| US4004279A (en) | Method and apparatus for controlling data transfer between input and output devices and a direct digital controller | |
| SU976442A1 (ru) | Устройство дл распределени заданий процессорам | |
| SU548857A1 (ru) | Преобразователь кодов | |
| SU1228054A1 (ru) | Устройство дл автоматического контрол прецизионных делителей | |
| DK565085A (da) | Anlaeg til overvaagning af et databehandlingssystem | |
| SU720718A1 (ru) | Преобразователь напр жение-код | |
| SU763899A1 (ru) | Устройство дл микропрограммного управлени | |
| SU864279A1 (ru) | Устройство дл сравнени чисел | |
| SU733963A1 (ru) | Устройство дл сопр жени эвм с управл емыми объектами | |
| SU847316A1 (ru) | Устройство дл сопр жени | |
| SU471583A1 (ru) | Устройство дл передачи информации из цифровой вычислительной машины в линию св зи | |
| SU448463A1 (ru) | Асинхронна вычислительна машина | |
| SU964642A1 (ru) | Приоритетное устройство | |
| SU1005063A2 (ru) | Система дл контрол электронных устройств | |
| SU796840A1 (ru) | Устройство дл определени положени чиСлА HA чиСлОВОй ОСи | |
| SU1363454A2 (ru) | Матричный коммутатор | |
| SU711566A1 (ru) | Коммутатор | |
| SU1142826A1 (ru) | Устройство дл преобразовани двоичных чисел в двоично-дес тичные и обратно | |
| US3201753A (en) | Selection of peripheral equipment in computer system | |
| SU1403059A1 (ru) | Устройство дл сортировки массивов чисел | |
| US3234520A (en) | Data processing system |