SU444193A1 - Устройство дл вычислени выражений вида - Google Patents

Description

I

Изобретение относитс  к области вычислительной техники и может быть использовано, например, в цифровых вычислительных машинах (ЦВМ), построенных на основе больших интегральных схем.

Известно устройство шщ вычислени  выражении вида j AiX , содержащее блок управленшг, регистры операндов и результата, суш аторы .

Однако дл  вычислени  выражений вида f Aiх требуетс  многократное выполнение операций сложени  и умножени  и многократное обращение к запоминащему устройству , что требует больших затрат времени.

Цель изобретени  - повышение быстродействи  устройства.

Это достигаетс  тем, что устройство содержит коммутатор и блок сравнени , причем выходы регистра первого операнда соединены со входом первого сушатора и с

первым входом блока сравнени , вход которого через комв утатор соединен двусторонними св з ми с сумматорами и с регистрами второго 5 операнда, сдвиговые входы которых и сдвиговый вход регистра результата соединены с одним выходом блон ка управлени , другой выход которо го соединен с управл ющим входом

10 коммутатора, запускающий вход второго сумматора соединен с первым выходом блока сравнени , второй выход которого соединен со входом блока управлени , а выход старпего

15 разр да самого старпего регистра второго операнда соединен со входом младшего разр да регистра результата .

На чертеже приведена блок-схема предлагаемого устройства.

Устройство дл  вычислени  выражений вида AiX содержит регистр I первого операнда, регист ры 2от2„ второго операнда, регистр

25 результата 3, коммутатор 4, первый сумматор 5, второй сумматор 6, блок сравнени  7, блок управлени  8. В регистр I первого операнда помещаетс  операнд Х, в регистры 2 второго операнда - операнды AL ( (L o,.. ,гп) , причем число регистров 2 второго операнда должно быть т JT 1. В результате вычислений цела  часть результата будет находитьс  в регистре результата 3 а дробна , вычисленна  с точностьго до п двоичных знаков (. п. разр дность регистров I и 2), будет находитьс  в самом старшем из регистров 2 второго операнда. Работа предлагаемого устройства состоит в следующем. С началом операции блок управлени  8 вырабатывает сигнал, устанавливающий коммутатор 4 в состо ние , при котором на его выходах по вл етс  содержимое/4 -7 и Am регистров 2«-7 и 2дг второго операнда . Код операнда / поступает на блок сравнени  кодов 7, где сравниваетс  с кодом операнда X. Если , то по сигналу с выхода блока сравнени  7 на первый сумматор 5 передаетс  код . .. „ .., ,, и дополнительный код X, Вследствие этого на выходах первого сумматора 5 формируетс  разность Атп-х котора  через коммутатор 4, записываетс  в регистр 2т второго операнда . Одновременно к младшему разр ду содержимого регистра 2т-1 второго операнда с помощью второго сумматора 6 прибавл етс  единица. После этого оп ть происходот сравнение содержимого . регистра 2т второго операнда и со .держимого X регистра I первого операнда , и описанный процесс повтор етс  до тех пор, пока содержимое Pi т регистра 2тп второго операнда не станет меньше содержимого X ре .гистра I первого операнда. Если же A..t то по сигналу с блока сравнени  7 блок упраЕлени  8 переводит коммутатор 4 в следущее состо ние, при котором на его выходах по вл ютс  коды вторых оперен-, дов и Аттг-г- С ЭТИМИ кодами выполн ютс  аналогичные операции и т.д. Когда комм7/татор 4 переключаетс  в последнее состо ние, соответствующее по влению кодов второго операнда АО и Af на его выходах, и .содержимое регистра 2i второго операнда становитс  меньше операнда X, то блок управлени  8 вырабатывает сигнал, по которому содержимое всех регистров 2 второго операнда и регистра результата 3 сдвигаетс  влево на один разр д. При этом старший разр д регистра 2о второго oneранда переписываетс  в регистр результата 3. После этого блок управлени  8 возвращает коммутатор 4 в исходное состо ние, соответствущее выполнению операций над содержимым kfrzrj и Am регистров 2т-1 И 2тп второго операнда. Далее работа устройства происходит аналогично. Процесс вычислени  результата заканчиваетс  после выполнени  сех операций, предшествукшшх п, сдвигу. П Р И М Е Р. Пустьтп 3, , АО 8, А 12, Аг 9, АЗ 14. Дл  этих значений X и At процесс вычтлслекк можно проиллюстрировать следушцеЙ таблицей состо ний регистров 2i. второго операнда устройства, где ИС -исходное состо ние; Щ-1, результат выполнени  описанных выше операций над содержимым регистров и 2j (/ 1,2,3) второго операнда; С-результат операщга сдвига. Разности А;, -X формируютс  путем сложени  пр мого кода Aj и дополнительного кода X (в данном случае дополнительный код X равен. шЮ)....

Из рассмотренного примера ввд4но , сто с помощью предлагаелюго устройства можно вычисл ть и выражени  вида дл  этого необжоджМО перед началом вычислении во все регистры 2i второго операнда, кроме регистра 2 второго операнда, записать нули. Если же Ag 1, то устройство будет выполн ть операцию возведени  в степень -s- первого операнда X.

ПРЕдаЕТ ИЗОБРЕТЕНИЯ Устройство дл  вычислени  выIpaxeHHfl вида Д ХгХЧ содержащее

блок управлени , регистры операндов и результата, сушюторы, отличающеес  тем, vfOjL с релью повышени  быстродейстзви  устройства, оно 60 содержит комугутатор и блок сравнени , причем выходы регистра перво го операнда роединены со входом пер вого сумматора и с первым входом блока сравнени , второй вход кото55рого через кбммутатор соединен двусторонними св з ми с сумматорами и .с регистрами второго операнда, сдвиговые входы которых и СДВИГОВЫЙ

вход регистра результата соединены с одним выходом блока управлени , другой выход которого соединен о 5правл пцр1 входом коммутатора, sa

пускающий вход второго сумл атора соединен с первым вьосодом блока сравнени , второй выход которого соединен со входом блока управлени .

а выход старшего разр да самого старпего регистра второго операнда

соединен со входом младшего разр да регистра результата.