SU465647A1 - Цифровой фазовый дискриминатор - Google Patents

Description

1

Изобретение относитс  к цифровым фазовым дискриминаторам, используемым в радиоизмерительной технике, в часности, нри измерении фазовых сдвигов сигналов фазоимпульсной модул ции (ФИМ), получаемых в результате масштабно-временных нреобразований однократных быстропротекающих процессов с помощью запоминающих электроннолучевых трубок (ЗЭЛТ).

Известен цифровой фазовый дискриминатор , содержащий два формировател  импульсов опорного и измер емых сигналов, статические триггеры, вентили, счетчик, генератор эталонных имнульсов, регистр, регистры опорного числа и пам ти, делитель эталонных импульсов схемы «И и «ИЛИ, триггер.

Иедостаток известного цифрового фазового дискриминатора заключаетс  в по вленнн неустранимых ошибок, нривод щих к искажению формы исходного нроцесса.

Целью изобретени   вл етс  увеличение достоверности результата измерени .

С этой целью введены триггер со счетным входом, донолнительный статический триггер, схема «НЕ и донолнительна  схема «И, причем счетный вход триггера соединен с выходом формировател  нмпульсов измер емого сигнала, его единич}1ый выход подключен к единичному входу дополннтельного статического триггера, еднничный выход которого соединен с нервым входом дополнительной схемы «И, а нулевой выход триггера со счетным входом соединен с единичным входом триггера , нулевой выход которого соединен со вторым входом донолнительной схемы «И, выход которой нодключен ко входу схемы «НЕ и ко входу регистра, а выход схемы «НЕ соединен со входом схемы «И, при этом выход делител  эталонных импульсов соединен с нулевыми входами триггера, триггера со счетным входом и донолнительного статического триггера.

На чертеже представлена блок-схема предлагаемого дискриминатора.

Он содержит формирователь 1 импульсов измер емого сигнала, формирователь 2 импульсов опорного сигнала, статические триггеры 3 и 4, вентили 5-7, генератор 8 эталонных импульсов, делитель 9 эталонных импульсов , регистр 10 опорного числа, счетчик 11, регистр 12, триггер 13, регистр 14 пам ти, схема «И 15, схема «ИЛИ 16, триггер 17 со счетным входом, дополнительный статический триггер 18, дополнительна  схема «И 19, схема «НЕ 20.

Работает цифровой фазовый дискриминатор следующим образом.

Сигналы с измер емой срс и опорной фо фазами преобразуютс  в формировател х 1 и

0 2 соответственно в импульсы стандартной

формы и поступают на статический триггер 3, формирующий мерный интервал, пронорциоиальный фазовому сдвигу между опорным и измер емым сигналами.

Этот интервал заноли етс  эталонными импульсами от генератора 8 эталонных нмпульсов , а полученное в результате измерений число

/V, /,,-

2nfo

/о - частота опорного сигнала, где /эт- частота эталониых импульсов, через вентили 5 и 6 передаетс  в счетчик 11.

С приходом очередного опорного импульса фо статический триггер 3 устанавливаетс  в состо ние «О (заканчиваетс  формирование мерного интервала) и статический триггер 4 устанавливаетс  в состо ние «1, открыва  тем самым вентиль 7 дл  прохождени  серии управл ющих импульсов на делитель эталоиных импульсов 9. При переключении статического триггера 4 происходит блокировка вентил  5 на врем  выдачи информации со счетчика 11 (или регистра пам ти 14) и дл  исключени  случайного срабатывани  статического триггера 3 при фазовых сдвигах, близких к 0° или 360°.

Импульс с выхода делител  9 эталонных импульсов через регистр 12 производит съем информации со счетчика 11 (одновременно запомина  ее в регистр пам ти 14), вводит поправку NO с регистра опорпого числа в счетчик 11 дл  очередного измерени , а также устанавливает статический триггер 4 в исходное (нулевое) состо ние, снима  тем самым блокировку с вентил  5. С приходом очередного измер емого имнульса фс статический триггер 3 устанавливаетс  в состо ние «1, открыва  вентиль 6 дл  прохождепи  импульсов с генератора 8 на счетчик И, подсчитывающий число импульсов в мерном интервале .

Одновременно первый импульс фс, поступа  па счетпый вход триггера 17 со счетным входом, ставит его в состо ние «1. При этом импульс переноса с единичного плеча устанавливает триггер 13 в состо ние «1.

Второй импульс ф с по счетному входу переключает триггер 17 со счетным входом в состо ние «О, при этом импульс переноса с нулевого плеча устанавливает в состо ние «1 дополнительный статический триггер 18. По вление последующим импульсов поочередно переключает триггер 17, формиру  на его выходах импульсы переноса, которые подтверждают состо ние триггера 13 и дополнительного статического триггера 18.

Таким образом к моменту по влени  опорного импульса триггеры 13 и 18 будут находитьс  в состо нии «1, что говорит о имевшем место по влении нескольких импульсов по входу.

В результате на выходе дополнительной схемы «И 19 сформируетс  уровень «О, за0 прещающий съем информации из счетчика 11

через регистр 12 и разрешающий через схему

«НЕ съем информации предыдущего замера

из регистра пам ти 14 через схему «И 15.

Очередной опорный импульс возвратит статический триггер 3 в состо ние «О (в состо ние «1 статический триггер 3 был переключен первым импульсом по входу Фс), а статический триггер 4 в состо ние «1, что обеспечивает работу делител  9 эталонных импульQ сов, выходной импульс которого производит считывание информации на выходе устройства , установку счетчик И с помощью регистра 10 опорного числа, а также установку триггеров 4, 13, 17 и 18 в исходное (иулевое)

5 состо ние дл  очередного цикла измерени .

Предмет изобретени 

Цифровой фазовый дискриминатор, содерQ жащий два формировател  импульсов опорного и измер емых сигналов, статические триггеры , вентили, счетчик, генератор эталонных импульсов, регистр, регистры опорного числа и пам ти, триггер, делитель эталонных импульсов , схемы «И «и ИЛИ, отличающийс  тем, что, с целью увеличени  достоверности результата измерени , в него введены триггер со счетным входом, дополнительный статический триггер, схема «НЕ и дополнительд па  схема «И, причем счетный вход триггера соединен с выходом формировател  импульсов измер емого сигнала, его единичный выход подключен к единичному входу дополпительного статического триггера, единичный

g выход которого соединен с первым входо.м дополнительной схемы «И, а нулевой выход триггера со счетным входом соединен с единичным входом триггера, нулевой выход которого соединен со вторым входом дополнительо ной схемы «И, выход которой подключен ко входу схемы «НЕ и ко входу регистра, а выход схемы «НЕ соединен со входом схемы «И, при этом выход делител  эталонных импульсов соединен с нулевыми входами триггера, триггера со счетным входом и дополнительного статического триггера.