SU474847A2 - Логическое запоминающее устройство - Google Patents

Description

ные формпрователи 37 считывани , адресные форм11р01ват€Л11 38 записи, шина 39 управлен .и}, шина 40 строба, усилители 41 чтени , реrncTip 42 регенерации, триггеры 43 регистра регенерации, шина 44 сброса, .вентили 45 регеиерацаи , разр дно-адресные вентилп 46 и выходы 47 ус11лителей чтени .

Элементарные логические операции (дизъio: :; .:;::i i, конъюнкци , пмпликащи;, запрет и Д пт1;е) 1ВЫ1ИОЛ:НЯ1ОТс  при подаче уиравл ющего сигнала иа одну из шип 20-23 управле Н11Я . При этом операндами  вл ютс  входное слово X(Xi, ... ,Xi,..., Хп) и некоторое слово (или Слова) F(K,, . . ., F,-, . . ., К„), запи-оанное .в ч исловой линейке 2 (или ли ненках) .накопител  /, причем Xi-г-ый разр д входного слоiBa , лран и1, щ t-ом триггере 14 фегист/ра 13 слава; У; - /-ый разр д -слава, Х ран ш,;ийс  в /-ОМ сердечнИ|Ке 3 ч:и|сло.вой линейки 2 Накап.ител  1, п - число разр дов. Триггеры 34 регистра 33 iHpn HaKOB обращени  той числовой лннейки, в которой должна выполн тьс  операци , устанавливаютс  в единичное состо H ie .

Выполнение операции логического умножени  матриц двоичных символов (булевских матриц) производитс  в два этана: на первом этане осуществл етс  транспонироваHiie матриц А, на втором - непосредственное получение попарных логических произзедений всех элементов строк -матриц с накоплением их 1В числовых линей,ках 2 накопител  1.

О-иеради  лопЕческого ум:ножени  булевских -матриц А и В определ етс  следующим образом;

Л 0 5 С, где С;у Va,i,,bkj.

h

Операци  транспонировани  матрицы двоичных символов Л определ етс  аналогично аперацН-и транспонировани  обычных матриц

А i:.3 с, где С/у «;/.

Работу предлагаемого логического ЗУ при .выаголнении операции логического умножени  булевских матриц но он ют, например, дл  /квадратных матриц -с числом строк и столб .цов, равным п.

На первом этапе выполнени  операции логического умножени  булевских матриц Л и В производ т транспонирование матрицы Л. В исходном состо ни-и матрица Л записана в п последовательно расположенных числовых лннейках 2 накопител  /, начина  с некоторой Сгой числовой линейки 2, где через а,- (t 1, 2,... ,п) дл  удобства описани  функционировани  данного логи-ческого устройства обозначены ч-исловые линейки 2 накопител  /, в которых пер1воначально записаны строки матрицы Л, причем агой числовой линейке 2 соответствует t-а  строка матрицы Л, а состо ние /-ГО сердечника 3 агОЙ числовой линейки 2 накопител  / соответствует значению элемента a,-j матрицы Л. Матрица В записана в л последов:ательно расположенных ч-исловых линейках 2 -накопител  1, начина  с некоторой Ргой числовой линей.ки 2, тде через р,- (/

1, 2, . . .,  ) обозначены числовые линейки 2 накопител  /, в которых первоначально записаны строки -матрицы В, причем Ргой числовой линейке 2 накопител  / соответствует г-а  строка матрицы В, а состо ние /-ого сердечаника 3 Ргой Ч ислов-ой линейки 2 соот.ветсивует значению элемента 6,-j матрицы В. Разр дный распределитель 17 устанавливаетс  iB исходное положение (сигнал на первом выходе) подачей управл ющего импульса на

шину 18 начальной у-станов-к;. Триггеры 43 реги-стра 42 -реге-иерации, устан-свлены в нулевое положение, триггер 34 ре-гисгра 33 .признако1В обращен-и , соответст-вующий арой Ч;и,с.1овой лпней.ке 2, - s состо ние «1, а остальные триггеры 34 регистра 33 признаков обращени  - в нулевое состо ние. Первые п числовых линеек 2 .накопител  / очищены (сердечники 3 данных числовых линеек 2 наход тс  в состо нии «О).

Операци  транспонировани  булевской

матрицы Л производитс  за п циклов, каждый из которых включает в себ  щесть тактов. В /г-ом ци,кле осуществл етс  транслонировани-е k-OR строки матрицы. Цикл разбиваетс 

на следующие такты:

Первый такт - считывание строки матрицы на регистр 42 регенерации.

Дл  этого на управл ющую щи-.ну 24 подаетс  сигнал, поступающий через управл ющий

элемент 29 ИЛИ и через элементы 11 ИЛИ на запуск разр дных формирователей 10 считывани . Одновременно через управл ющий элемент 29 ИЛИ и через а.дресный вентиль 36 происходит запуск того адресного формировател  37 считывани , вход которого через -адрагиый (вантиль 36 св зан с триогером 34 регистра 33 признаков обращени , наход щимс  в состо нии «1. При этом под действием адресного и разр дных полутоков считываетс  информаци  с соответствую.щей числовой линейки 2 накопител  /, и на разр дных щинах 6 чтени  при переключении сердечников 3, наход щихс  IB состо нии «I, навод тс  выходные сигналы, которые при подаче управл ющего импульса на шииу 40 строба через усилители 41 чтени  поступают на -входы установки в «1 триггеров 43 регистра 42 регенерации .

Второй такт - очистка регистра 33

признаков обраще-ни .

Дл  этого подаетс  управл ющий сигнал на шину 32 сброса, поступающий на входы установки в «О три-гге ров 34 -регистра 33 признаков О1браще-ни .

Третий такт - пересылка содержимого регистра 42 регенерации на регистр 33 при:з:наков обращени .

Дл  этого подаетс  сигнал на управл ющую 1Щ-ину 39, в .результате чего на :выходах разр дно-адресных вент1илей 46, входы которых юв заны с шр мьши выходами триггеров 43 регистра 42 регенерации, наход щихс  в единичном состо нии, ио вл ютс  выходные сигналы, которые через адресные элементы 31 ИЛИ поступают 1на входы установки в «1 соответствующих триггеров 34 регистра 33 признаков обращени .

Четвертый такт - запись -ой строки матрицы А в /г-ый разр д первых п числовых линеек 2 накопител  /.

Дл  этого подаетс  сигнал на управл ющую шину 26, поступающий через вентиль 30 М аскирова,ни , сигнальный вход которого св зан с возбужденным выходом разр дного распределител  17, и элемент // ИЛИ на запуск соответствующего разр дного формировател  9 записи. Одновремевно -через управл ющий элемент 29 ИЛИ и адресные вентили 36 происходит залуск тех адресных формирователей 38 записи, входы которых через адресные вентили 36 св заны с пр мыми выходами триггеров 34 регистра 33 признаков обращени , наход щихс  в состо лии «1. При этом те сердечники 3 числовых линеек 2 лакопител  /, на которые воздействуют адресный ,и разр дный полутоки, переключаютс  IB состо ние «1.

Таким образо, в результате вьиполнени  этого такта в k-oM цикле происходит транспонирование й-ой строки матрицы А, т. е. состо ние сердечников 3 k-oro разр да первых п числовых линеек 2 соответствует значени м элементов k-o& строки матрицы А.

П тый такт - очистка регистра 42 регенерации и регистра 33 признаков обращени .

Дл  этого подаетс  управл ющий сигнал на шины 32, 44 сброса, поступающий на входы установки в «О триггеров 34 регистра 33 признаков обращени  и триггеров 43 регистра 42 регенерации.

Шестой такт - анализ окончани  транспонировани  матрицы А, подготовка разр дного распределител  17 и регистра 33 рризл.аков об|ращен:и  к следующему циклу.

В рассмотренном случае квадратных матриц с числом строк и столбцов, равным п, признаком окончани  олерации транспонировани  матрицы А служит наличие сигнала «а последнем выходе разр дного распределител  17. (В более общем случае этот признак должен быть сформирован в блоке управлени ). Дл  трансполировани  очередной строки матрицы Л производ т лодготоБку к следующему циклу, котора  осуществл етс  установкой в единичное состо ние триггера 34 регистра 33 признаков обращени , соответствующего «4+1-ой числовой линейке 2, где k - номер цикла, посредством подачи сигнала на входы 35 регистра 33 Л1ризнаков обращени  и подачей упр-авл ющего импульса еа шину 19, в результате воздействи  которой выходной сигнал разр дного распределител  17 переходит с k-opo на ( -f 1) -ый выход.

Ори наличии сигнала окончани  транслонировани  матрицы А (сигнал на п-ом выходе

разр дного распределител  J7) поддаетс 

упрвЕл ющий имтульс на шину 18 начальной установки разр дного распределител  17.

Таким образом, по окончании лервого этапа выполнени  операции лотического умножени  булевских м-атриц А и В, ъ первых п числовых линейках 2 накопител  1 оказываютс  записаны строки транспонированной матрицы .

Дл  выполнени  второго этапа освобождают первые п числовых линеек 2 лаколител  1, что осуществл етс  -пересылкой млтрицы Л в те числовые линейки 2 накопител  /, в которых первоначально была записана матрица Л. Так как пересылка следует (непосредственно за этапом транспонировани  матрицы А, триггеры 34 регистра 33 призлаглоз Об|ращен,11  и Tpiirrepbi 43 регистра 42 регенерацн-п наход тс  в нулевом состо щий; разр дный распределитель /7-в исходном состо нии (возбужден первый выход), а сердечники 3 с агой по а,г-ую числовых линеек 2 включительно - в состо нии «О. Пересылка матрицы Л производитс  за п циклов (в fe-oM цикле пересылаетс  /г-а  строка матрицы Л ), каждый из которых включает в себ  следующие такты:

Первый такт - установка адреса очередной строки Матр.пцы Л

Дл  этого на входь 3 5-регистра признаков обращени  подаетс  соответствующий входной сигнал, , который усталавливает А-ый триггер 34 регистра 33 признаков, обращени  в состо ние «1.

Второй такт -считывание fe-ой строки матрицы Л ла регистре регенерации.

Производитс  аналогично первому такту цикла этапа транспонировани  матрицы Л посредством лодачи сигнала -на управл ющую шину 24. .

Третий такт - очистка регистра 33 признаков обращени .

Дл  этого подаетс  управл ющий сигнал на шину 32 сброса, поступающий на входы установки в «О триггеров 34 регистра 33 приз (наков обращени .. :,

Четвертый такт - установка адреса аг;-ой числовой линейки 2.

Дл  этого на входы 35 регистра 33 признаков обращени  подаетс  входной сигнал, который устанавливает триггер. 34 регистра 33 признаков обращени , соответствующий числовой линейке 2 накопител  1, в единичное состо ние.;.

П тый такт - запись k-он строки матрицы Л в Ой-ую ЧИСЛОВУЮ:линейку 2 накопител  1.

Дл  этого подаетс  Сигнал на управл ющую ши1ну 27, поступающий через те вентили 45 регенер.ации, сигнальные входы которых .подключены к пр мым выходам триггеров 43 регистра 42 регенерации, наход щихс  в состо нии «1, на .выходы элементов 11 ИЛИ, а .с выходов последних - на запуск соответствующих разр дных формирователей 9 записи. .Одновременно через управл ющий элемент 29 ИЛИ и адресный вентиль «36 сигнальный вход

которого Св зан с -Г)ймы-:,г выходом триггера 3 регистра 33 признако В обращении наход щегос  В Состо нш «1, происход т запуск сг/,)твеТ:СПвующ,его адресного форм-ироз-аггел  38 . При этом тс Сердечники га/гой чнслоБсй линейки 2 накопител  ,/, на Которые воз .чеи.гзуют адресный и разр дный полутоки, лг.;к: л1Оча10тс  в состо ние «1. Таким образом , .3 результате выполнений этого такта в k-sM цикле в a/t-ofi Числовой линейке 2 окажетс  ззпИСана k-ал строка Флатр Щы А .

Шестой такт - очисггка регистра 33 льрлзнак-ав обраЩ-ан н , очиют. репист-рл 42 pei-енерации, агНалнз окончани  Лересылки 5aтpицы Л .

Дл  этого пщаеТс  управл ющий сигнал на шины 32 и 44 сброса, nocTynatomiui на входы уета,}ювки в «О трипгер-аа 34 регистра 33 признаков обращени  и тригг«роа 4-3 регистра 42 регенерации. ОдноВременно анализтпгуетс  агризнак окончани  пересылки матрицы Л (э .данЮМ случае - налиЧие сигнала iHa Последнем выходе разр  аного распределител  17}, в отсутствие которого подаетс  управл ющий импульс на шину -/Р, перевод щий выходной сиплал разр дного расПределител  17 с /г-ого на (k + 1)-ый выход. При наличии признака ахолчаии  пересыл:к11 мафращы Л ДЮДаетс  управл ющий сигнал на шину М начальной ycTaiHCJBixM .ра.з1р 1Дног.о раСП|р€деллтг.ч  17.

Так. образом, но окончании пересылки матрицы Л последн   оказываетс  записанной в числовых линейках 2 накопител  / с арой по сс„-ую числовую ЛИнейКу 2 ,ИтелЬно, сераечники 3 первых п числовых линеек.2 накопител  } наход тс  ;в состо нии «О, разр дный раопредеччитель 17 - в исходном состо  иИ (возбужден :п«рвый .выхОд), а -триггеры 34 (регистра 33 iipH3. О1б;раЩеМ  й триггеры 43 регистра 42 (регенерации установлены в нулевое состо ние. С этого момента начинаетс  (второй STain (ВЬ полнеН|И  опе.рац;Мн логического умножени  булевской 1матр.ицы Л на булевскую матрицу В, осуществл емый также sa п циклов, .каждый (из 1которых включает s себ  следующие дев ть тактов;

Первый т а к т - установка адреса ал-ой ЧИСЛОВОЙ линейкн i2.

Выполн етс  так же, как и четвертый такт цикла пересылки матрицы Л при подаче на входы 35 регистра 33 признаков обращени  соответствующего, си гнал-а.

Второй такт - считывание k-ofi строки матрицы Л .на регистр 42 регенерации.

Выполн етс  так же, как и первый такт цикла этапа транс-пониравани  матрицы А при подаче ои пналов на управл ющую шину 24 и шину 40 строба.

Третий та;кт - очистка регистра 33 призаaiKOiB о-бращан  .

Выполн етс  так же, как и второй такт цикла этапа транспонировани  матрицы Л при подаче управл ющего сигнала на шину 32 сброса.

Четвертый т а к т - пересылка содержимого регистра 42 регенерации на регистр 33 признаков обращени .

Выполн етс  так же, как и третий такт цикла этапа транспонировани  матрицы .4 при подаче сигнала на у1правл юп;ую шину 39.

П тый такт - очистка регистра 42 регенерации .

Дл  этого подаетс  управл ющий сигнал на шину 44 сброса, поступающий на входы установки в «О приггеров 43 -.регистра 42 регенерации.

Шестой такт - установка адреса Рь-ой

числовой линейки -2. Дл  этого на шходы 35 регистра 33 .признаков обращени  подаетс  входной сигнал, который устанавливает триггер 34 регистра 33 приз.наков обращени , соответствующий Pfe-ой числовой линейке 2 на«о ител  1, в единичное состо ние.

Седьмой т а iK т - считьизаиие й-ой

строки матрицы В на регистр 42 регенерации.

Выполн етс  так же, как и Первый такт

цикла этана транспонировани  .матрицы А,

с той лишь разницей, что управл ющие сигналы подаютс  на шину 25 и также на ши-ну 40 строба. Это позвол ет не осуществл ть запуСК адресных фор.мирователей 37 считывани  тех .первых п чйсло.вь1х линеек 2 накопител  /, которы.м соответствуют триггеры 34 регистра 33 -признаков обращени , наход щиес  в единичном состо нии, что имеет место при равенстве единице соответствующих элементов k-ои строки матр:и.цы Л , записанной на регистр 33 признаков обращени  в четвертом такте данного -цикла.

Таким образом, в результате первых семи тактов -ого цикла второго этапа выполнени  операции логического умножени  булевских

матриц Л и В состо ние i-oro триггера 34 регистра 33 Признаков обращени  будет соответствовать значению элемента матрицы А, равного элементу а/гг матрицы Л , а состо ние триггера 43 /-ото разр да регистра 42 регенерации-значению элемента bhj матрицы В.

Восьмой такт - получение попарных

1Ко.нъю(НК,ций Между Всем1И элементами, й-ой

строюи матрицы Л и всеми элементами k-он

строки матрицы В.

Дл  этого атодаетс  Сигн:ал на управл ющую шину 27, поступающий через те вентили 45 регенерации, сигнальные входы которых св заны с пр .мыми выходами триггеров 43 регистра 42 регенерации, наход щихс  в един ,ич1юм состо нии, и через схемы // ИЛИ на запуск соответствующих разр дных формирователей 9 записи- Одновраменно через управл ющие элементы 29 ИЛИ и через те адресные веншили 36, сигнальные входы

которых coeдJИнвны с пр 1МЫМ;и выходами триггерОВ 34 регистра 33 (признаоссв обращеии , иаход щихс  в состо щий «1, происходит запуск 1Соответствую ЩИХ адресных формирователей 38 записи. При этом в единичвое состо ние переключаютс  только те сердечники 3 числовых линеек 2 .накопител  /, нахоаив111- бс  .в cocTOHiHiiiH «О, на которые воздейстзуют а.дрсоный и ;разр дНый лолугоки , а те сс:5деч;н:11ки, которые .находиЛТьсь в СОСТОЯ :;.: «1, не замен т его. Та.к как i-ын адресны;( форм;1:оо,ватель 38 записи возбуждаетс  3 данном та-кте -ого цикла IB тс-м п только 3 том случае, когда элемент ац -матрш цы А (равный элементу а/,; матрицы А ) р вен едп/ггице, а .разр дный формирователь 9 записи /-аго разр да возбуждаетс  в да:нНОЛ1 тажте ft-oro цикла в том и только .в том случае, когда элемент bhj матрицы В также равен едкн:ице, .сигнал лереключеши  в еди|цич ,ное 1состо .н:ие сердечника 3 /-ото разр да t-ой Ч1ИСЛОВОЙ л.иней;ки 2 (Накопител  / (т. е. адновременное возбуждение г-ого адресного фор1м;ирОвател  38 записи и разр д1ного формировател  9 за.п1иои /-ОГО разр да) будет соответстзо .зать значению конъюнкции a:/,bi,i.

Кроме того, в результате выполнен.и  данного такта в /г-ом цикле строка матрицы В .будет воостащовлена в (З/гОЙ числовой линей .ке 2, откуд-а она была .сч-ита на в седьмом такте этого цикла, так как триггер 34 регистра 33 признаков обращени , соответствующий рй-ой ч;исловой л.инейке 2 .на1ко.г1ител  /, .при вьтолнении этого (восьмого) такта находитс  в состо нии «1.

Дев тый такт - очиютка регистра 33 признаков .обращени , очистка регистра 42 регенерации, аиа.тиз окончаниЯ .опеграции ло.пичеакого умвдожееи  ;булбвокой матрицы А на булевскую матрицу В.

Выполн етс  так же, как н шестой такт ЦИ-кла пе|ресыл1ки матрицы Л посредством подачи управл ющих (Оигн.алов «а щ«ны 32 м 44 сброса и, лри .наличии признлка окончани  операади:и (в данном случае - сигнала на :последнем выходе разр дного распределител  17}, на шину 18 начальной установки разр дного ра.сиределител  17, а в его отсутствие - на управл ющую шину 19.

Таким образом, в .результате выиол;нени  второго этапа олераци и логического умножени  булевской матрицы А на булевскую матрицу В состо ние 1сердечыико,в 3 j-oro разр да г-ой числовой линейю 2 .пакопител  1

1

будет соответствовать значению V aikbin,

l l

Т. е. в первых п ч исловых линейках 2 накопител  / будут зачрисаны строки .некоторой булевской матрицы С,  вл ющейс , по определению, результатам выполнени  операции логического умножени  булевской матрицы А на булевскую матрицу В.

Предмет изобретени 

20

Логическое заполишающее устройство по авт. св. N° 226681, отличающеес  тем, что, с целью расщирени  области 1при1мбнени , оно содерж1ит разр дный распредел;итель, вентили маскировани , разр дно-адресные вентили и адресные элементы ИЛИ, выходы разр дного р.аспределител  соединены с сигналь ьши входами вентилей маскировани , к управл ющим входам которых подключена соответствующа  шина управлени , а выходы вентилей маскировани  подключены к элементам ИЛИ, сигнальные входы разр дноадресных вентилей соединены с .пр мыми выходами триггеров регистра (регенерации,

управл ющ|ие входы разр дно-адресных вентилей подключены к соответствующей щине управлени , а выходы этих вентилей черс адресные элементы ИЛИ соедине;1Ы с единичными входамИ триггеров регистра n.p i3 iaков обращени .