SU497708A1 - Фазовый дискиминатор - Google Patents

Description

Сигнал рассогласовани  в случае отставани  формируетс  на выходе схемы 8 И, на вход которой подаетс  уиравл ющий сигнал, инверсный сигнал и сигнал, полученный в результате инвертировани  с помощью инвертора 5 суммарного сигнала с выхода схемы 3 ИЛИ. Входами этой схемы  вл ютс  сигнал запуска триггера и выходной сигнал триггера .

В случае опережени  сигнал рассогласовани  формируетс  на выходе схемы 10, в случае отставани  на выходе схемы 8 И, нри синфазности сигналы на выходе этих схем отсутствуют .

Предмет изобретени 

Фазовый дискриминатор с пр моугольной характеристикой, дл  систем синхронизации с дискретным управлением, содержащий линию задержки, выход которой подключен к одному входу схемы ИЛИ, на второй вход которой подан входной сигнал, а выход соединен со схемой И, на второй вход которой подан измер емый сигнал, вторую схему И, на один вход которой подан измер емый сигнал, а на второй вход через инвертор подан управл ющий сигнал, триггер, отличающийс  тем, что, с целью повышени  быстродействи , в него введены дополнительна  схема ИЛИ, две схемы И, два инвертора и лини  задержки , причем входы дополнительной схемы ИЛИ соединены с входом и выходом триггера, выход дополнительной схемы ИЛИ через первый дополнительный инвертор подключен к одному из входов первой из дополнительных схем И, на другие входы которой подан управл ющий сигнал непосредственно и измер емый сигнал через второй дополнительный инвертор , а соответствующие входы второй дополнительной схемы И соединены с выходом триггера непосредственно и через дополнительную линию задержки - с выходом первой упом нутой схемы И.

Y«

/«