SU519704A1 - Устройство сопр жени - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники, в частности к устройствам сопр жени  -вычислительных машин с цифровыми и теграторами н может быть использовано при построении гибридных вычислительных систем.

Известно устройство сопр жени , содержащее дешифратор адреса, входы которого соединены с выходами регистра кода операции и счетчика адреса, регистр признака, выход которого через дешифратор признака соединен с первым управл ющим выходом устройства и управл ющими входами регистра кода операции н счетчика адреса, счетчик данных, выход которого соединен с входом блока управлени , соединенного двухсторонними св з ми с первым и вторым входамивыходами устройства, реверсивный преобразователь пр мого кода в дополнительный, первый информационный вход которого соединен с первым информационным выходом буферного регистра, причем вычитающий вход счетчика данных, первый информационный вход буферного регистра и вход регистра признаков соединены с информационным входом с первым информационным выходом устройства, а выходы дешифратора адреса соединены с группой выходов устройства.

Цель изобретени  - сокращение Обо1рудовани  устройства.

Поставленна  цель достигаетс  тем, что второй и третий информационные выходы устройства соединены соответственно с первым и вторым информационными выходами

буферного регистра, второй информационный вход которого соединен с первым информационным выходом реверсивного преобразовател  пр мого кода в дополнительный, управл ющий вход которого соединен с выходом

дещифратора признаков, а вторые информационные вход и выход реверсивного преобразовател  пр мого кода в дополнительный соединены соответственно с вторым информационным входом п третьим информационным выходом устройства.

Блок-схема устройства сопр жени  представлена на чертеже.

Устройство сопр жени  содерл ит дешифратор адреса 1, реверсивный преобразователь

2 пр мого кода в дополнительный, буферный регистр 3, регистр признака 4, дешифратор признака 5, счетчик данных 6, блок управлени  7, регистр 8 кода операции, счетчик адреса 9.

В схему вход т вычислительна  машина 10 (ЦВМ), цифровой интегратор 11, коммутатор 12, командное запоминающее устройство 13, решающие блоки 14i-14п, числовое запоминающее устройство 15 и блок 16 управлени . В запоминающем устройстве 15, предназначенном дл  хранени  значений подынтегральной функции, возможно осуществление обращени  параллельно по словам и последователь о по разр дам (режим рещени ), 5 обращение лараллельно по разр дам и последовательно по словам (режим обмена идформацией с ЦВМ через устройство св зи). Запоминающее устройство 13 служит дл  ю приема и хранени  команд настройки рещающих блоков. Каждый помер  чеек пам ти запоминающих устройств 13 и 15 соответствует , таким образом, тому же номеру рещающего блока. Однотипные рещающие 15 блОКн 14i-14„ настраиваютс  командами настройки перед рещением задачи на выполнение определенных операций (суммировани  приращений, интегрирование функций и т. д.) В зависимости от «ода операции адрес используетс  или дл  осуществлени  соединени  выходов и входов решающих блоков в соответствии со структурной схемой набора задачи, или дл  задани   чейки пам ти за- 25 поминающих устройств 13, 15. Устройство работает следующим образом. Цри выполнении команд обращени  к интегратору 11 «Записать, «Читать и «Управление осуществл ютс  следующие функ- ЗО ции управлени  работой инте-гратора 11 со стороны ЦВМ 10 через устройство сопр жени : передача начальных значений подынтегральной функции в устройство 15; ввод команд настройки в устройство 13; вывод ре- 35 зультатов решени  из устройства 15; ввод адресных команд дл  осуществлени  электронной коммутации выходов и «ходов решающих блоков или дл  выбора  чейки пам ти в устройствах 13 и 15 при вводе чисел, ко- 40 манд настройки или выводе результатов решени , ввод управл ющей, информации в блок управлени  16 и в устройство сопр жени . К управл ющей информации относ тс : ко- 45 личество передаваемых данных; сигналы «Цуск и «Сброс интегратора И; код, задающий врем  решени  задачи интегратором 11; коды, определ ющие врем  отработки начального участка интегрировани , код приз- 50 нака передаваемой информации. Командой «Записать осуществл етс  передача начальных значений подынтегральной функции, команд настройки, адресных команд дл  электронного соединени  выходов 55 и входов решающих блоков 14i-14«, кодов, задающих врем  решени  и отработки начального участка интегрировани  интегратором И. Командой «Управление выполн етс  пере- 60 дача кода признака передаваемой информации , пуска или сброса, адресной команды дл  ввода числа, команд настройки в соответствующие запоминающие устройства. С помощью команды «Читать осуществл - 65 20 етс  вывод результатов рещени  из устройства 15. Ввод числовой информации в интегратор II происходит следующим образом. Сначала вьшоли етс  -команда «Упрайление, котора  вводит адресную «оманду по информационным щинам ЦВМ 10 через буферный регистр 3 в дешифратор адреса 1 и код признака передачи числа в регистр признака 4, причем код операции адресной команды определ ет передачу информации в параллельно-параллельное устройство 15. С помощью дещифратора 1 осуществл етс  выбор требуемой  чейки устройства 15. Сразу за командой «Управление выполн етс  -команда «Записать, осуществл юща  передачу числа параллельным кодом по информационным шинам ЦВМ 10 через буферный регистр 3 и преобразователь 2 (преобразует пр мой код в дополнительный) в соответствующую  чейку пам ти, определенную дещифратором адреса 1. Кроме того, при выполнении команды «Записать («Читать) в счетчик 6 передаетс  число, хран щеес  в ее адресной части и определ ющее количество -передаваемых данных. Цри передаче массива чисел в  чейки устройства 15 с последовательными адресами достаточно один раз задать командой «Управление начальный адрес  чейки устройспва 15 дл  ввода первого числа. При вводе остальных чисел содержимое счетчика адреса 9 автоматически увеличиваетс , а содержимое счетчика 6 уменьшаетс  на единицу по сигналам блока управлени  7. Как только в счетчике 6 окажетс  пулевой код, блок управлени  7 выдает в ЦВМ 10 сигнал об окончании передачи массива чисел при выполнении команды «Записать («Читать). Так как с буферного регистра 3 информаци  может передаватьс  в дешифратор адреса I, в преобразователь 2, в блок управлени  16 или в устройство 13, то дл  ее идентификации цри вводе в соответствующий блок служат регистр 4 и дешифратор 5 признака информации. Поэтому при передаче соответствующего вида информации командой «Записать , в предварительно выполн емой команде «Управлени  ставитс  признак этой информации. Вывод результатов решени  происходит аналогично вводу начальных значений. Предварительно командой «Управлепие задаетс  начальный адрес  чейки пам ти, начина  с которой будут считыватьс  данные в ЦВМ 10. Затем при выполнении команды «Читать, в которой задано количество считываемых данных и начальный адрес оперативного запоминающего устройства ЦВМ 10, считываемые числа параллельными кодами через преобразователь 2 (дополнительный код преобразуетс  в пр мой) и буферный регистр 3 по информационным шинам записываютс  в пам ть ЦВМ 10. Ввод управл ющей информации, кода, задающего врем  решени  или отработки начального участка интегрировани , из пам ти ЦВМ 10 в интегратор 11 осуществл етс  командой «Записать по информационным шинам ЦВМ 10 в блок управлени  16, причем командой «Управление предварительно определен призна1К передаваемой информации . Потенциал, снимаемый с дешифратора 5 и задаваемый в блок управлени , разрешает прием соответствующего вида информации. Кроме того, на выходе дешифратора 5 образуютс  сигналы пуска или -сброса интегратора И при выполнении :соответствуюш,их модификации команды «Управление.

Ввод команд настройки в запоминающее устройство 13 организуетс  таким же образом , «ак и при передаче начальных значений в устройство 15. Команды настройки при выполнении команды «Записать по информационным шинам ЦВМ 10 через буферный регистр 3 попадают в устройство 13, куда. разрешен прием информации сигналом с дешифратора признака 5 при выполнении предварительной команды «Управление.

Передача адресных команд из ЦВМ 10 в дешифратор адреса 1 дл  осуществлени  электронной коммутации выходов и входов решающих блоков 14i-14п выполн етс  командами «Управление и «Записать. Предварительно выполн ема  команда «Управление передает в регистр 4 признак информации , а команда «Записать осуществл ет непосредственную передачу адресных команд из нам ти ЦВМ 10 в устройство сопр жени . Код операции адресных команд определ ет выход или вход соответствующих решающих блоков 14i-14«. С помощью деш 1фратора адреса 1 происходит настройка коммутатора 12 на требуемые соединени  выходов и входов решаюших блоков 14i-14и.

Claims (1)

1. Формула изобретени 

   Устройство сопр жени , содержащее дешифратор адреса, входы которого соединены

   с выходами регистра кода операции и счетчика адреса, регистр признака, выход которого через дешифратор признака соединен с первым управл ющим выходом устройства и управл ющими входами регистра кода операции и счетчика адреса, счетчик данных, выход которого соединен с входом блока управлени , соединенного двусторонними св з ми с первым и вторым входами-выходами устройства, реверсивный преобразователь

   пр мого кода в дополнительный, первый информационный вход которого соединен с первым информационным выходом буферного регистра, причем вычитающий вход счетчика данных, первый информационный вход буферного регистра и вход регистра признака соединены с информационным входом и первым информационным выходом устройства, а выходы дешифратора адреса соединены с группой выходов устройства, отличающеес 

   тем, что, с целью сокращени  оборудовани , второй и третий информационные выходы устройства соединены соответственно с первым и вторым информационными выходами буферного регистра, второй информационный

   вход которого соединен с первым информационным выходом реверсивного преобразовател  пр мого кода в дополнительный, управл ющий вход которого соединен с выходом дешифратора признаков, а вторые ииформационные вход и выход реверсивного преобразовател  пр мого кода в дополнительный соединены соответственно с вторым информационным входом и третьим информационным выходом устройства.