SU535570A1 - Устройство дл управлени передачей информации - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в система .к передачи данных.

Известно устройство дл  кодировани  дискретной информации, содержащее сдвигаюндий регистр в виде  чеек пам ти, элементы «И, «ИЛИ, триггеры, тактирующий блок. В этом устройстве дискретна  информаци , попадающа  на вход сдвигающего регистра, раздел етс  на два потока - пр мой и инверсный, задерживаетс , текущее значение сравниваетс  с предшествующим на элементах «И и, если они одного знака (либо «О, либо «1), в канал св зи передаетс  кодова  посылка 1. Это устройство с ограниченным быстродействием конструктивно выполнено сложно, так как дл  передачи одного разр да предусмотрены сдвигающий регистр на триггерах в виде восьми  чеек пам ти, в котором информаци  продвигаетс  от первой до восьмой  чейки, тактирующий блок с двум  последовательност ми импульсов, который синхронизируетс  вход щим потоком дискретной информации, элемент «ИЛИ, два элемента «И, три триггера . Известно также устройство, содержащее Преобразователи аналог-код, формирователи адресов, регистры, линию задержки, блок сокращени  избыточности, блок переключени  каналов, триггеры и синхронизатор 2. Адаптивное обслуживание в этом устройстве осуществл етс  путем сокращени  избыточности информации при непосредственной передаче данных двух групп параметров п достигаетс  тем, что параметры второй группы передаютс , когда отсутствуют существенные отсчеты в первой группе параметров, т. е. когда по первой группе параметров передавать нечего. Таким образом, анализ информации осуществл етс  только в первой группе данных. Данные второй группы не анализируютс  н передаютс  поочередно в пор дке номеров каналов . Наиболее близким техническим решением к изобретению  вл етс  устройство дл  управлени  передачей информации, содержащее коммутатор каналов, соединенный со входами устройства, блок нам ти, первую группу элементов «И, вторую группу эле.ментов «И и регистр кода, соединенный с выходом устройства 3. Это устройство обеспечнвает адаптивное информационное обслуживание; однако не имеет достаточно высокого быстродействи , что ограничивает его применение, н сложно. .

Целью изобретени   вл етс  повышение быстродействи  устройства дл  управлени  передачей информации. В описываемом устройстве это достигаетс  тем, что в него введены блок квантовани , усилитель, блок измерени , коммутатор , элемент «ИЛИ н группа элементов «ИЛИ, причем перва  группа выходов блока квантовани  соединена с измерительными

входами коммутатора, вход блока квантовани  соединен с выходом коммутатора каналов, измерительный выход коммутатора через усилитель подключен ко входу блока измерени , втора  грунпа выходов блока квантовани  подключена к управл ющим входам коммутатора и к первым входам элементов «И первой группы, вторые входы которых объединены и соединены через элемент «ИЛИ с выходами элементов «И второй группы и квантующим выходом коммутатора, а выходы элементов «И первой группы подключепы к первой группе входов регистра кода, входы и выходы Олока пам ти соединены соответственно с записывающими выходами и считывающими входами коммутатора, выходы блока измерений соединены с первыми входами элементов «И второй группы и информационными входами коммутатора, информационные выходы которого через элементы «ИЛИ группы соединены со вторыми входами элементов «И второй группы, выходы которых соединены со второй группой входов регистра кода.

hta чертеже приведена блок-схема описываемого устройства.

Оно содержит коммутатор 1 каналов, блок 2 квантовани , блок 3 пам ти, группы элементов «И 4, 5, регистр 6 кода, группу элементов «ИЛИ 7, элемент «ИЛИ 8, блок 9 измерени , усилитель 10, коммутатор И; блок 2 квантовани  содержит схему сравнени  12, элемент «ИЛИ 13, элементы «НЕ 14.

Допустим, что при первом измерении величина достигла определенного уровн , соответствующего одному из выходов схемы сравнени  12. Тогда сигнал присутствует на этом выходе и выходах, соответствующих более низкому уровню. Он проходит на входы коммутатора И и на входы элементов «НЕ 14, соответствующих этим выходам. Одновременно с выбранного выхода сигнал проходит через элемент «ИЛИ 13 на вход запрета элемента «НЕ 14, соответствующего выходу более низкого уровн . Поэтому управл ющий сигнал по вл етс  только на одном выходе блока 2 и поступает на соответствующие входы группы элементов «И 4 и коммутатора 11. Разность сигнала, превышающа  уровень соответствующего выхода схемы сравнени  12 (но не достигша  более высокого уровн ), поступает в усилитель 10, где пропорционально усиливаетс  и подаетс  в блок измерени  9 дл  вторичного измерени . Сигнал с выхода блока 9 проходит через коммутатор И и записываетс  в соответствующем разр де блока 3. Кроме того, он поступает и на вход соответствующего элемента «И 5, но так как все элементы 5 закрыты, то дальше он не проходит. Элементы «И 5 закрыты, так как это первые измерени , и в блоке 3 никака  информаци  не записана , поэтому с соответствующих выходов коммутатора 11 сигнал не поступает.

Допустим, что при втором измерении сигнал вновь по вл етс  на том же выходе блока 2.

Тогда в коммутаторе 11 происход т те же переключени  и сигнал с его выхода через усилитель 10 проходит в блок измерени  9. Но так как на соответствующий выход при первом измерении уже поступил сигнал, то при втором измерении этого же параметра этот сигнал блоком 3 выдаетс  на ком.мутатор И, откуда он поступает на управл ющие входы соответствующих элементов «И 5 и открывает их. Поэтому, если сигналы по вл ютс  на других выходах блока 9, то они передаютс  в канал св зи, а сигнал с выхода, по которому проводилось предыдущее измерение, не передаетс  в канал св зи.

Предположим, что сигнал по вл етс  на выходе блока измерени  9, по которому не проводилось измерение. Он записываетс  в соответствующем разр де блока 3, а через соответствующий открытый элемент «И 5 он поступает на определенный считывающий вход регистра 6 и считывает младшие разр ды кода , а также проходит на соответствующий вход группы элементов «И 4. И так как на другой вход соответствующего элемента группы элементов «И 4 тоже поступает сигнал с выхода блока 2, то на определенный считывающий вход регистра 6 поступает сигнал и считывает старшие разр ды кода. В канал св зи подаетс  код, соответствующий определенному выходу блока 2 и определенному выходу блока 9.

Допустим, что при третьем измерении одного и того же параметра сигнал достигает более высокого уровн  выхода схемы сравнени 

12. Тогда он проходит на входы коммутатора 11 и на входы запрета соответствующих элементов «НЕ 14. Поэтому управл ющий сигнал по вл етс  только на одном выходе блока 2 и проходит на соответствующий вход

группы элементов «И 4 и на соответствующий управл ющий вход коммутатора 11 и переключает его. Так как уровень сигнала переходит на более высокий уровень (выход) блока 2, то любой уровень сигнала в блоке 9 считаетс  существенной выборкой и подлежит передаче в канал св зи. Поэтому открываютс  все элементы «И 5, и сигнал с выхода элемента «ИЛИ 8 поступает на вход группы элементов «И 4, а с соответствующего блока 2-

на соответствующий вход этой группы элементов «И 4. Из регистра 6 считываютс  старшие разр ды кода, соответствующие определенному уровню блока 2.

Таким образом, описываемое устройство имеет большое |быстродействие и более надежно работает, его функциональные св зи упрощены, так как отсутствуют регистры в логическом узле, сумматор, а блок пам ти имеет

в два раза меньше запоминающих элементов. Сравнительный анализ показывает, что быстродействие должно увеличиватьс  не меньше чем Б п ть раз, так как измерение, анализ информации и выдача решени  осуществл ютс 

за три такта.