SU541173A2 - Сумматор - Google Patents

Description

Изобретение очноситс  к вычислительной технике.

По основному авт. св. № 519709 известен сумматор, содержащий в каждом разр де счетный триггер, выполненный на элементах И-НЕ и дополнительные элементы И-НЕ, причем в счетпом триггере первые входы первого и второго элементов И-НЕ подключены к тактовой шипе, а выходы - к первым входам третьего и четвертого элементов И- НЕ соответствепно, второй вход третьего элемента И-НЕ соединен с выходом четвертого элемента И-НЕ, а второй вход четвертого- с выходом третьего п первым входом п того элемепта И-НЕ, второй вход которого подключеп к выходу первого, а выход- к первому входу шестого элемепта Н-НЕ, второй вход шестого элемента И-НЕ подключен к выходу второго, а выход-к второму входу второго и входу седьмого элементов И-НЕ, выход седьмого элемента И-НЕ соединен с вторым входом первого элемента Н-НЕ, шина слагаемого и шина переноса пз младшего разр да подключепы к входам первого дополнптельного элемепта Н-НЕ, а шины пнверсии слагаемого и инверсии переноса из младшего разр да подключены к входам второго дополпнтельного элемента И-НЕ, а выходы дополнительных элементов И-НЕ подключены к третьим входам соответствен2

но второго и шестого и первого п п 1ого элементов Н-НЕ, выходы шестого п седьмого элементов И-НЕ  вл ютс  выходами переноса и инверспп перепоса в старший разр д.

Известный сумматор не позвол ет после сложени  осуш,ествпть сдвиг информации.

Пелью изобретени   вл етс  расширение функциональных возможностей устройства.

Это достигаетс  тем, что в каждый разр д предлагаемого сумматора введены два элемента И-НЕ, первые входы которых объедннены и подключены к шине разрешени  переноса, вторые входы подключены соответственно к шппам инверсии переноса и переноса из младшего разр да, а выходы соедппепы с четвертыми входами первого п второго элементов Н-НЕ, вход ших в состав счетного триггера, а третьп входы дополпительных элементов Н-НЕ объединены и подключены к шине разрешени  сложени .

На чертеже изображена функциональна  схема 1-го разр да сумматора.

Элементы И-НЕ 1-7 образуют счетный триггер; 8, 9-дополнительные элементы П- НЕ; 10, 11-вновь введенные элементы И- НЕ.

Выходы элементов И-НЕ 7, 1 и 5  вл ютс  выходами суммы перепоса н инверсии переноса в старший разр д пз данного разр да . Тактова  шнна подключена к входам

элементов И-НЕ 2 и 3, шины слагаемого и инверсии слагаемого соответственно к входам элементов И-НЕ 8 и 9, шина переноса из младшего разр да-к входам элементов И-НЕ 8 и 10, шина инверсии переноса из младшего разр да-к входам элементов И- НЕ 9 и И, шина разрешени  сдвига подключена к входам элементов И-НЕ 10 н 11, а шина разрешени  сложени  - к входам элементов И-НЕ 8 и 9.

В режиме сложени  на шину разрешени  сдвига подан сигнал, равный логическому нулю, а на шину разрешени  сложени - сигнал, равный логической единице. Из анализа чертежа видно, что элементы И-НЕ 1, 4, 5, 8 и 9 образуют комбинационную схему выработки сигнала переноса. Поскольку в начальный момент времени тактирующий сигиал отсутствует, равен логическому нулю, то на выходах элементов И-НЕ 2 н 3-логическа  единица и св зи с выходов этих элементов на входы элементов И-НЕ 1 и 4 не вли ют на формирование сигнала переноса, а в момент изменени  состо ни  триггера под действием тактирующего сигнала эти св зи позвол ют «запомнить предыдущее значение сигнала переноса на врем  действи  тактирующего сигнала, т. е. сигнал переноса мен ет свое значение в тот момент времени, когда отсутствует тактирующий сигнал. С приходом тактирующего сигнала по вление на выходе элемента Н-НЕ 2 логического нул  происходит в случае, если триггер пам ти находитс  в единичном состо нии, а значени  сигналов переноса и второго слагаемого не равны между собой, аналогично, по вление логического нул  на выходе элемента Н-НЕ 3 происходит в случае, если триггер пам ти находитс  в нулевом состо нии , а значени  сигиалов переноса и второго слагаемого оп ть не равны между собой. Таким образом, с приходом тактирующего сигнала в триггере образуетс  результат суммировани  предыдущего значени  триггера со значени ми второго слагаемого и переиоса .

В режиме сдвига на шину разрешенн  сдвига подай сигнал, равный логической единице , а на шину разрешени  сложени -сигнал , равный логическому нулю, который закрывает элементы Н-НЕ 8 и 9. В этом случае значение сигнала на выходе элемента И-НЕ 1 совпадает со значением сигнала на 5 выходе триггера и запоминаетс  на врем  действи  тактирующего сигнала. Поскольку выходы элементов Н-НЕ 5 и 1 предыдущего разр да соединены с входами элементов Н-НЕ 11 и 10 данного разр да, то с ирихо0 дом тактирующего сигнала логический нуль на выходе элемента Н-НЕ 3 данного разр да по витс  в случае, если триггер этого разр да находитс  в нулевом состо нии, а триггер предыдущего разр да в едииичиом состо нии. Диалогично, логический иуль на выходе элемента Н-НЕ 2 данного разр да по витс  в случае, если триггер этого разр да находитс  в единнчном состо нии, а триггер предыдущего разр да в нулевом состо нии.

0 Это соответствует сдвигу информации из

предыдущего разр да в данный. Процесс

сдвига в остальных разр дах происходит

аналогичным образом.

Таким образом, данное устройство позвол ет не только суммировать коды чисел, но и последовательно сдвигать информацию, наход щуюс  в триггерах пам ти сумматора, что ведет к расширению функциональных возможностей устройства.

0.

Claims (1)

1. Авт. св. СССР № 519709, кл. G 06F 7/50, 1972 (прототип).

о

Слежение