SU558414A1 - Устройство дл формировани испытательного сигнала - Google Patents

Description

та ИЛИ  вл етс  выходом датчика текста, а входы тактовых импульсов и сброса двоичного счетчика - входами запуска и сброса датчика текста соответственно.

На чертеже приведена структурна  электрическа  схема предложенного устройства.

Устройство дл  формировани  испытательного текста содержит основной и контрольный датчики 1 и 2 текста соответственно. Выходы основного датчика 1 непосредственно и контрольного датчика 2 через элемент задержки 3 соединены со схемой сравнени  4, подключенной к блоку 5 регистрации ошибок, а также формирователь 6 ТИ, выход которого подключен к соответствующим входам датчиков 1, 2 и к управл ющим входам схемы сравнени  4 и элемента задержки 3. Кроме того, между выходом формировател  6 и дополнительными входами датчиков 1, 2 включен узел синхронизации 7.

Основной и контрольный датчики 1 и 2 текста выполнены в виде двоичного счетчика 8, информационные выходы которого подключены через дещифраторы 9, 10 к соответствующим входам элемента ИЛИ 11, а управл ющий выход - к одному из входов коммутатора 12, другой вход которого соединен с входом сброса двоичного счетчика 8, а выходы коммутатора 12 подключены к разрешающим входам дешифраторов 9, 10, причем выход элемента ИЛИ 11  вл етс  выходом датчика 1 (2), а входы тактовых импульсов и сброса двоичного счетчика 8 - входами запуска и сброса датчика 1 (2) соответственно.

Устройство работает следующим образом.

Узел синхронизации 7 по импульсам, поступающим от формировател  6 ТИ, периодически вырабатывает сигнал, под действием которого осповпой и контрольный датчики 1 и 2 устанавливаютс  в исходное состо ние. Эти состо ни  выбираютс  таким образом, что текст, генерируемый контрольным датчиком 2, на несколько символов опережает текст, генерируемый основным датчиком 1. Испытательный сигнал, генерируемый датчиком 1, непосредственно поступает па схему сравнени  4. Сигнал датчика 2 поступает на схему сравнени  4 через элемент задержки 3, компенсирующий установленный сдвиг во времени. Благодар  такому построению схемы даже в том случае, когда внешние возмущени  (толчки по питанию, механические сотр сени , помехи и др.) вызывают сбои одновременно в обоих датчиках 1, 2, ошибочные символы приход т на входы схемы сравнени  4 в разные моменты времени, обнаруживаютс  и фиксируютс  с помощью блока 5.

В каждом из датчиков 1, 2 в исходном состо нии коммутатор 12 подключает к счетчику 8 дешифратор 9. По N тактовым импульсам счетчик 8. /V раз измен ет двоичную комбинацию на своих выходах, и на выход датчика 1 (2) выдаетс  Л служебных комбинаций , которые должны передаватьс  в начале

тестового слова. Затем коммутатор 12 подключает к счетчику 8 дешифратор 10, и на выход датчика 1 (2) начинает проходить собственно испытательный текст. После заданного числа периодов работы счетчика 8 на выходе узла синхронизации 7 по вл етс  импульс , определ ющий длину тестового слова. Этот импульс устанавливает счетчик 8 в исходное состо ние. Затем весь процесс повтор етс  многократно.

Дл  того чтобы не было ложной сигнализации о сбое в начале и конце тестовых слов, узел синхронизации 7 посылает в элемент задержки 3 управл ющий сигнал, устанавливающий его также в исходное состо ние . Благодар  этому в течение первых контактов после установки на выход элемента задержки 3 поступают те же комбинации, что па выходе основного датчика 1.

Claims (2)

1.Устройство дл  формировани  испытательного сигнала, содержащее основной и

контрольный датчики текста, выходы которых соединены с схемой сравнени , подключенной к блоку регистрации ошибок, а также формирователь тактовых импульсов (ТИ), выход которого подключен к соответствующим входам основного и контрольного датчиков текста , отличающеес  тем, что, с целью повышени  достоверности генерируемого испытательного текста, введены элемент задержки и узел синхронизации, при этом узел синхронизации включен между выходом формировател  ТИ и дополнительными входами основного и контрольного датчиков текста, причем выход контрольного датчика текста соединен со схемой сравнени  через элемент

задержки, а выход формировател  ТИ - с управл ющими входами схемы сравнени  и элемента задержки.

2.Устройство по п. 1, отличающеес  те.м, что основной и контрольный датчики

текста выполнены в виде двоичного счетчика, информационные выходы которого подключены через дешифраторы к соответствуюшим входам элемента ИЛИ, а управл ющий выход- к одному из входом коммутатора, другой вход которого соединен с входом сброса двоичного счетчика, а выходы коммутатора подключены к разрешающим входам дешифраторов , причем выход элемента ИЛИ  вл етс  выходом датчика текста, а входы тактовых импульсов и сброса двоичного счетчика - входами запуска и сброса датчика текста соответственно.

Источники информации, прин тые во внимание при экспертизе изобретени 

1. Гуров В. С. и др. «Передача дискретной информации и телеграфи . М., «Св зь, 1974, с. 286-288.

2. Авторское свидетельство СССР № 158593, кл. П 04L 11/08, 1968 (прототип).