SU598076A1 - Устройство управлени цифровой вычислительной машины - Google Patents

Description

(54) УСТРОЙСТВО УПРАВЛЕНИЯ МАШИНЫ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ

НИИ при приходе «иустых команд, необходимых дл  органнзацпи возможных персход.ов между адресами лри применении «соееднего кодировани  кодов команд программы.

Ы.ель изобретени  - повыпюние быс гроденстви  устройства.

Это достигаетс  тем. что в предлагаемое устройство введен логический блок, информационный вход которого подключен к выходу дешифратора номера разр дов, уиравл юпип вход подключен к управл ющему выходу регистра гр пи команд, а выход логического блока подключен ко входу регистра команд.

На чертеже представлена функцнональпа  блок-схема предлагаемого устройства.

Устройство управлени  цифровой вычислительной машины состоит из счетчика ио.мера серии команд, регистра 2 адреса, дешифратора 3 адреса X, дешифратора 4 адреса У, узла 5 адресных- ключей, узла 6 адресных формирователей , узла 7 разр дных формирователей записи , блока 8 пам ти, узла 9 усилителей считывани , приемного регистра 10, регистра 11 групп команд, дешифратора 12 номера, разр дов,логического блока 13, регистра 14 команд, узла 15 выработки микрокоманд.

Устройство работает следующим образом.

Перед записью npoi-раммы в блок пам ти коды команд програм.мы кодируютс  с кодовыми рассто ни ми равными «1 и «К 1, где К- заданна  разр дность кода. При кодировании допускаетс  введение «пустых команд, необходимых д,ч  соблюдени  ирин того закона кодировани , при поступлении которых ЦВМ не выполн ет операций по реализации програ.мм. Кодирование кода адреса и кода операции происходит аналогичным образом. принцип работы устройства рассматриваетс  иа примере одной из указанных частей кода команды (например кода адреса).

На каждом очередно.м цикле код предыдущей команды записываетс  в регистр команд 14.

Код номера серии команд с выхода счетчика 1 подаетс  на вход регистра 2, а к содержимо.му счетчика 1 но си1налу, иостуиаюшему с узла выработки микрокоманд 15, прибавл етс  единица . Выходы младших и стари1их разр дов кода адреса расшифровываютс  соответственио ден1ифраторами 3 и 4, определ ющими местоположение  чейки пам ти (в координатах X и У) в блоке 8, соответствующее Э1о.му коду. Выходные сигналы дешифраторов 3 и 4 поступают на входы узлов 5 и 6, вырабатывающих ток считывани  в выбранной  чейке блока 8, хран щей код серии команд. Выходные сигналы блока 8 усиливаютс  в узле 9 и пос1упают на вход регистра 10. Далее записанный в регистре 10 код регенерируетс  в ту же  чейку блока 8 с помощью узла разр дных формирователей записи 7. Одновременно записанный в регистре 10 код подаетс  на вход регистра групп И, состо щего из групп триггеров по числу команд в серии.

Регистр групп 11 осуц;ествл ет преобразование кода, записанного в параллельной форме в регистре 10, в параллельно-последовательную форму и передает дл  дальнейп ей обработКН . Кижда группа триггеров состоит из трех частей: код первой части указывает помер изме}1 емого разр да в коде операции, код второй части указывает на то, какой код- ир мой или обратный дешифратора 12 до,1жен складыватьс  ио моду.1ю 2 с содержимым регистра команд 14, код третьей части указ1 1вает номер нз.мен емого разр да в коде адреса.

Код третьей части первой группы триггеров регистра групп 11 переписываетс  в денрифратор номера разр дов 12. Код второй части поступает в лошческнй блок 13. а кг)д первой части на выход устройства.

Выходные сигналы де1нифратора 12 указывают номер разр да кода адреса в коде предыдущей команды, который необходимо изMeiiUTi ), чтобы получить код адреса иос.чедующей команды.

Логичес кий блок 13 реализует функцию Z Д. где а-можно интернретирсвать, как логическую иеременную на управ.ч ющем входе, а /J - как логическую переменную иа информационном входе .iorH4ecKor(j блока 13, Если на уирав;1 юн1ий вход логического блока 13 иостунает из регистра групп 11 логическа  «1, а на информационный вход логического блока ноступает код с дешифратора 12, то этот код передаетс  без изменени  на выход логического блока, а если на унравл юиии вход логического блока иоступает ,1огический «О, а на информационный вход логического блока 13 иоступает код с дешифратора 12, то иа выходе логического блока получаем обратный КО.1, который .ммируетсн по .модулю 2 с содержимым регистра команд 14.

После выполнени  нервой команды начинаетс  формирование второй и т. д., каждой очередной команды данной серии. Дл  этого содержимое всех групп триггеров регистра 11 сдвигаетс  на одну группу влево. Далее происходит расшифровка, формирование и выполнение каждой очередной ко.манды способо.м, аналогичным описанному выше. После формировани  и вьпюлнени  всех команд данной серии начинаетс  обработка следующей серии команд, адрес- которой содержитс  в счетчике 1.

Введение логического блока с указанными св з ми позвол ет увеличить число переходов от любого адреса к адресу и уменьшить ограничени  при кодировании, что, в свою очередь, иозвол ет исключить или сократить количество «пустых комаид. Это позволило увеличить быстродействие устройства иа врем  выборки и фор.мироваии  пск.поченной части «пустых коанд .

Claims (2)

1. Формула изобретени 

   Устройство управлени  цифровой вычислиельной машины, содержащее счетчик номера ерии команд, узе, выработки микрокоманд, егистр адреса, дептифратор адреса X, дешифатор адреса У, узел адресных ключей, узел адесных формирователей, узел разр дных форирователей записи, блок пам ти, усилители читывани , приемный регистр, регистр групп оманд, дешифратор номера разр дов, регистр оманд, выход которого  вл етс  выходом устройства и подключен к первому входу счетчика номера серин команд, второй вход которого подключен к узлу выработки микрокоманд, выход счетчика номера серии команд подключен ко входу регистра адреса, первый в|,1ход которого подключен ко входу деп пфратора адреса X, а второй выход подключен ко входу деи.1ифратора адреса У, выход дешифратора адреса X подключен ко входу узла адресных ключей, выход которого подключен к первому входу блока нам ти, выход дешифратора адреса У подключен ко входу узла адресных формирователей; выход которого подключен ко второму входу блока пам ти, выход б,тока пам ти подключен ко входу усилителей считывани , выходы KOTOpijix подключены ко входу приемного регистра, первый выход которого через узел разр дных формирователей записи подключен к третьему входу блока нам тн, второй выход нрнемпого регистра полк.-цочен кс ).v porii --ра KoMaii.i т Х-ги| | выход приемного регистра  в.т стс  Bijixo.iOM устгкичтва, перрлл выход регистра групп команд  в.пнтс  выходом устройства, BT(jpoii выход 1;одк,1К1чен ко ден ифратора номера разр дов. (ji.iuu ioiiieec.4 тем, что, с целью 11()Вь нен1-;$ б1 1стродействп , в него введен логнческш б.чок, ннформацнонный вход KOTOpoio подк,1ючен к выходу дешифратора номера разр дов, иравл ющ ; вход подключен к управл ющему выходу групп команд, а выход логического б.юка нодк.иочен ко входу регистра команд. Иеточннки информации, при11 т151е во вни.мание при экспертизе: 1.Авторекое еви.1ете, ((,СР Л 428383. кл. G Об F 9; 16, 197-1.
2. 2..Авторское сви.1е.1е,1ьство (ХСЛ- ,М 416()i). кл. G 06 F 9/16, 1973.