Изобретение относитс к технике св зи и может использоватьс в устройствах защиты от ошибок аппаратуры передачи данных. По основному авт. св. № 540389 известно устройство дл обнаружени и исправлени ошибок в кодовой комбинации, содержаш,ее однопороговую и двухпороговую схемы, входы которых соединены с входом устройства, причем выход двухпороговой схемы через счетчик подключен к управл ющему входу первого ключа и через последовательно соединенные первый ключ и блок формировани полиномов ошибок соединен с первым входом сумматора по модулю два, выход однопороговой схемы через последовательно соединенные буферный и основной накопители - с вторым входом сумматора по модулю два, выход которого подключен к информационному входу второго ключа, управл ющий вход которого св зан с выходом блока обнаружени ошибок, выход сумматора по модулю два подключен к входу блока обнаружени ошибок, выход которого соединен с вторым входом блока формировани полиномов ошибок. Однако такое устройство дл обнаружени и исправлени ошибок в кодовой комбинации обладает большим временем исправлени и обнаружени ошибок в кодовой комбинации. Цель изобретени - уменьшение времени исправлени и обнаружени ошибок в кодовой комбинации. Дл этого в устройство дл обнаружени и исправлени ошибок в кодовой комбинации , содержащее однопороговую и двухпороговую схемы, входы которых соединены с входом устройства, причем выход двухпороговой схемы через счетчик подключен к управл ющему входу первого ключа и через последовательно соединенные первый ключ и блок фор .мировани полиномов ошибок соединен с первым входом сумматора по модулю два, выход однопороговой схемы через последовательно соединенные буферный и основной накопители - с вторым входом сумматора по модулю два, выход которого подключен к информационному входу второго ключа, управл ющий вход которого св зан с выходом блока обнаружени ошибок, выход сумматора по . два подключен к входу блока обнаружени ошибок , выход которого соединен с вторым входом блока формировани полиномов ошибок, введен элемент ИЛИ, первый вход которого соединен с выходом буферного накопител , второй вход - с выходом сумматора по модулю два, а выход элемента ИЛИ подключен к вхолу блока обнаружени ошибок и информационному входу второго ключа. На чертеже дана структурна электрическа схема предлагаемого устройства. Устройство дл обнаружени и исправлени ошибок в кодовой комбинации содержит однопороговую 1 и двухпороговую 2 схемы, входы которых соединены с входом устройства, причем выход двухпороговой схемы 2 через счетчик 3 подключен к управл ющему входу первого ключа 4 и через последовательно соединенные первый ключ 4 и блок 5 формировани полиномов ошибок соединен с первым входом сумматора 6 по модулю два, выход однопороговой схемы 1 через последовательно соединенные буферный 7 и основной 8 накопители - с вторым входом сумматора 6 по модулю два, выход которого подключен к информационному входу второго ключа 9, управл ющий вход которого св зан с выходом блока 10 обнаружени ощибок, выход сумматора 6 пмодулю два подключен к входу блока 10 обнаружени ошибок, выход которого соединен с вторым входом блока 5 формировани полиномов ошибок, элемент ИЛИ 11, первый вход которого соединен с выходом буферного накопител 7, второй вход - с выходом сумматора 6 по модулю два, а выход элемента ИЛИ 11 подключен к входу блока 10 об:аружени ошибок и и})формац 1онному входу второго ключа 9. Устройство работает следующим образом. Прин та кодова комбинаци одновременно поступает на входы однопороговой 1 и двухпороговой 2 схем. С выхода однопороговой схемы 1 кодова комбинаци , состо ща из «О и «1, через буферный накопитель 7 вводитс в основной накопитель 8 и одновременно через элемент ИЛИ 11 - в блок 10 обнаружени ошибок, второй ключ 9 находитс в закрытом состо нии. Во врем заполнени основного накопител 8 блок 10 обнаружени ошибок анализирует прин тую комбинацию и при необнаружении ошибки выдает сигнал в блок 5 формировани полиномов ошибоки на управл ющий вход второго ключа 9, открыва его. Блок 5 формировани полиномов ошибок, восприн в сигнал «верно, полином ошибки на сумматор 6 по модулю два не выдает, так как в комбинации ошибки отсутствуют. Кодова комбинаци из основного накопител 8 поступает через сумматор 6 по модулю два и элемент ИЛИ 11 на открытый второй ключ 9 и далее непосредственно на выход устройства. В это врем в результате анализа каждого принимаемого элемента кодовой комбинации , на выходе двухпороговой схемы 2 но вл етс сигнал стирани в том случае, если прин тый элемент не .может быть отождествлен ни с , ни с -f-Q. Эти ненадежные элементы чер:.:. открытый первый ключ 4 подаютс в блок 5 формировани полиномов ошибок и подсчитьшаютс счетчиком 3. Число вводимых в блок 5 формировани полиномов ошибок ошибочных символов jie должно превышать заданной неличины, в соответствии с этим и емкость выбираетс равной заданной. Г1оэтому, при по влении стираний в количестве больше заданного, выходной импульс от счетчика 3 закрывает первый ключ 4, прекраща ввод стираний в блок 5 формировани полиномов ошибок. Если в первом цикле проверки блок 10 обнаружени ошибок обнаруживает ошибку, то комбинаци выдаетс на проверку второй раз, но уже основного накопител 8, и при этом блок 5 формировани полиномов ошибок формирует полином однократной ошибки, который на сумматоре 6 по модулю два ocyiiiecTвл ет первое исправление прин той комбинации . Исправленна комбинаци провер етс блоком 10 обнаружени ошибок, который при необнаружении ошибки выдает сигнал в блок 5 формировани полиномов ошибок и на управл ющий вход второго ключа 9, открыва его. Блок 5 формировани полиномов ошибок, восприн в сигнал верно, формирует полином однократной ошибки аналогичный предыдущему , и исправленна комбинаци в очередном цикле через открытый второй ключ 9 поступает на выход устройства. Если блок 10 обнаружени ошибок обнаруживает ошибку в первом варианте исправленной комбинации, то проверка продолжаетс до первого необнаружени ощибки в каком-либо из вариантов исправленной комбинации. Пр,и этом исправленна комбинаци в очередном цикле работы через открытый второй ключ 9 поступает на выход устройства. Если ошибка будет обнаружена при всех циклах проверки, включа и последний , при котором комбинаци исправл етс при помощи полинома многократной ошибки , то блок 10 обнаружени ощибок фиксирует наличие в прин той комбинации неисправл емой ошибки, о чем выдает сигнал на выход. В системах с решающей обратной св зью этот сигнал используетс дл организации переспроса искаженного сообщени . Предлагаемое устройство дает возможность уменьшить врем исправлени и обнаружени ошибок в кодовой комбинации в два раза но сравнению с известным при незначительном усложнении конструкции устройства. Формула изобретени Устройство дл обнаружени и исправлени ошибок в кодовой комбинации по авт. св. Л1 540389, отличающеес тем, что, с целью уменынени времени исправлени и обнаружени ошибок в кодовой комбина1,ии, введен элемент ИЛИ, первый вход которого соединен с выходом буферного накопител , второй вход- с выходом сумматора но модулю два, а выход элемента ИЛИ подключен к входу блока обнаружени ошибок и инфор:м;)1;нонному входу второго ключа.
ОшиЬна