SU620231A3 - Адаптивный дельта-модул тор - Google Patents

Description

(54) АДАПТИВНЫЙ ДЕЛЬТА-МОДУЛЯТОР

рой счетчик - к входа.м второго порогового блока, а выходы первого и второго пороговых блоков подключены к входам iicf eoго выходного элемента И соответственно через второй инвертор и через элемент И.ЧИ, а к другим входам первого-выходного элемента И подключены соответственно выход третьего инвертора и Вход второго выходного элемента И, к другим входам которых подк; ючен)1 соответственно выходы первого порогового блока и четвертого инвертора, причем к цени сброса первого счетчика подключены через элемент ИЛИ выходы первого порогового блока и первого инвертора, к цепи сброса второго счетчика - через соответствующий элемент ИЛИ выход второго порогового блока и соответствующий вход первого элемента И, а на управл юни-te входы первого и второго элементов И и первого и второго выходных элементов И поданы синхроимпульсы.

На чертеже изображена структурна  электрическа  схема предлагаемого устройства. Адаптивный дельта-модул тор содержит компаратор 1, к одному из входов которого подключен выход интегрирующего блока 2, анализатор 3 сигнала, его выход соединен с формирователем 4 шага квантовани , узел блокировки 5, блок 6 считывани , интегрирующий генератор 7 ступенчатого сигнала, счетчик 8 синхроимнульсов, элемент 9 задержки и элементы ИЛИ 0 и И 11, прн этом выход компаратора подключен к входам анализатора 3 непосредственно и через элемент 9 задержки, а к входу интегрирующего блока 2 - через интегрирующий генератор 7 ступенчатого сигнала, к управл ющи .м входам которого и к входам узла блокировки 5 и блока 6 считывани  подключены соответствующие выходы формировател  4 шага квантовани , к управл ющему входу этого фор.мйровател  подключен один из выходов узла 5 блокировки, другие выходы которого подключены к соответствующим входам анализатора 3 сигнала, к цеп м сброса анализатора 3 и счетчика 8 синхроимпу.пьсов подключен соответствующий выход блока б .считывани , а дополнительные выходы анализатс ра , 3 сигнала через носледовате.чьно соединенные у..с.менты ИЛИ 10 и И 11 подклмчемы к одному из входов счетчика 8 ..11)соз, к входа.м которого подк .иочепы соответственно выходы блока б счи|-ыв ., кроме того, на управл ющие входы компаратора 1, анализатора 3 сигнала и элемента И 11 поданы синхрон.мпульсы.

Анализатор 3 сигнала состоит из элемента «исключительное ИЛИ 12, выход которого через последовательно соединенные rjepвый э. емент И 13 и первый счетчик 14 подключен к входам первого порогового блока 15, а через посотедовательпо соедннепные инвертор 16, второй элемент И 17 и второй счетчик 18 - к в.чодам второго пороговогг; блока 19, а .выходы первого п второго пороговых блоков 15, 9 .чодключены к вход м

первого выходного элемента 1-1 20 соответственно через втЬрой инвертор 21 г через л-1емент ИЛИ 22, а к другим входа.м первого ги,1ходного элемента И 20 подключен:, со5 oTiUTCTBeiino выход третьего инвертора 23 и iiX()..i второго выходного .элемента И 24, к дру1н.м входам которых нодключены соитветственно выход нервого порогового блока М и четвертого инвертора 25, приче.м к

Q ueiiM сброса первого счетчика 14 нодк.почеиы через элемент ИЛИ 26 выходы пе|)вого порогового блока 15 п первого инрертора 16, к цепи сброса второго счетчика 18 - через соответствуюпдий элемент ИЛИ 27, выход второго порогового б.юка 19 и сс.ютветствую5 щий выход нервого э.-1емента И 13, а на управл ющие входы первого н второго элементов И 13, 17 и перво/О и второго выходных элементов И 20, 24 поданы сш.хропмнульсы. Устройство работает следующим образом, Входпой сигнал поступает i-ra , компаратора 1, где сравниваетс  с сщналом от интегрируюидего б,.1ока 2. а зите.м

лизатор 3, При работе счетчика 14 счетчнк 18 блокируетс  при по.мощи инвертора 16, при этом счетчик 8 п(.1дсчитывает через 9,пе5 мент ИЛИ 28 полную последовательность двоичных сигналов, поступаю дих па счетчики 14, 18. В момент фиксации узло.м 5 блокировки состо ни  фор.мирО1и)тел  4, соответствуюн1 .его максимальному либо минимально .му раз.меру шагл, через иепь инвертора 25 и ВЕл1ходной э.асмент 1-1 24 блокируетс  формировател 4, в результате не допускаетс  его переход в 6o..-ice высокое состо ние , а через цень инвертор 23 и выходной э.гемепт И 20 - в более низкое состо ние. 5 Если же состо ние формировател  4 не соответствует никакому размеру шага, то он возвращаетс  в исходное состо ние.

Состо ние формировател  4 считываетс  блоком 6 считывани , который фиксирует раз.мер шага, реализуемый в каждый даниый момент времени. Размеро.м щага определ етс  пороговый уровень, и если состо ние счетчика 8 становитс  равны.м пороговому уровню, то он через элемент ИЛИ 22 и вь ходной элемент И 20 иереводит фор.н15 рователь 4 в более низкое состо ние, что приводит к уменьшеиию на единицу размера шага. Счетчик 14 устанавливаетс  в нулевое еосто ние, если два носледовательных двоичных де:1ьта-модулировапных выходных cj-srнала , проход щих через элемент ИЛИ 26,

0 ры.злнчны или если размер щага увеличиваетс  на единицу. Аналогично счетчик 18 устанавливаетс  в нулевое состо ние, если два н ОС.Л ед о в ател ь и ых двои ч и ы х дельта - м о ду.г tr posaniHjix выходных сигнала, проход щие через э.-iiMeiiT ИЛИ 27, од -гнаковы пли если . раз.ме|) inara у.меньп;аетс  на еднни 1у. Счетчик 8 устанавливаетс  /5 нулевое состо щее, еслн Hs.viCHCHie niara Г5ызыва-етс  сигг/ало.м, поступающим через э.ле.мснт И, 28.

Состо ние формировател  4 счнтываетс 

Claims (2)

1. 0 интегркруЮЦИм гснер;;тором 7, который вырабатывает сигнал, соответствующий правильному размеру шага, и подает этот сигнал на интегрирующий блок 2. Сигнал с выхода интегрирующего блока 2 сравниваетс  с вv(JДilым аналоговым сигналом в компараторе 1. В элементе задержки 9 производитс  задержка дельта-модулированного сигнала на врем  ОДНОРГ выборки, а элемент «исключаюнаее ИЛИ 12 вырабатывает сигналы,  вл ющиес  входными дл  анализатора 3, подава  на него код «1, если два последовательных двоичных сигнала одинаковы, и код «О, если два последовательных двоичных сигнала различны. Адаптивный дельта-модул тор анализирует несколько нредществуюни1Х двоичных си1нал(л и дискретно мен ет размер щага, .с которым производ тс  выборки выходного сигнала, производ  сжатие и раст жение выходного сигнала. Формула изобретени  I. Адаптивный дельта-модул тор, содержаглий компаратор, к одному из входов которого подключен выход интегрирующего блока а также анализатор сигнала, его выход соединен с формирователем шага квантовани , отлилающийс  тем, что, с целью расширени  динамического диапазона адаптации и повышени  точности коррекции, введены узел блокировки, блок считывани , интегрируют , и генератор ступенчатого сигнала, счетчик синхроимпульсов, элемент задержки и элементы ИЛИ и И, при этом выход компаратора подключен к входам анализатора сигнала непосредственно и через.элемент задержки , а к входу интегрирующего блока - через интегрирующий генератор ступенчатого сигна.ла. к управл ющим входам которого и к входам узла блокировки и блока считывани  подключены соответствующие выходы формировател  шага квантовани , к управл ющему входу этого формировател  подк;1ючен один из выходов узла блокировки , другие выходы которого подключены к соответствующим входам анализатора- сигнала, к цеп м сброса последнего и счетчика синхроимпульсов подключен соответст вуюпи.й выхо.д блока считывани , а доно.лпите. выходы анализато ра сигнала через последовательно сое.аи1;енные элементы ИЛИ и И подключен к одному из входов счетчика синхроимпульсов, к другим входам которого подключены соответственно выходы блока считывани , кроме того, на управл ющие входы компаратора , анализатора сигнала и элемента И поданы синхроимпульсы.
2. 2. Устройство по п. I, отличаю1цеес  те.м. что анализатор сигнала состоит из элемента «исключительное ИЛИ, выход которого через последовательно соединенные первый э.пемент И и первый счетчик подключен к входам первого порогового блока, а через последовательно соединенные инвертор, второй элемент И и второй счетчик -- к входам вгорого порогового блока, а выходы первого и второго пороговых блоков подк,1К)чсны ко входам первого выходного элемента И соответственно через второй инвертор и эле.мен.т ИЛИ, а к другим входам первого выход1;ого элемента И подключены соответственно выход третьего инвертора и вход второго выходного элемента И, к другим входам которых подключены соответственно выходы первого порогового блока и четвертого с.пвертора , причем к цепи сброса первого счетчика подключены через элемент ИЛИ вь1ходь первого порогового блока и первого инвертора, к цепи сброса второго счетчика - через соответствующий элеме1-;т ИЛИ выход второго порогового блока и соответствующий вход первого элемента И, а на управл ющие входы первого и второго элементов И и первого и второго вь ходных эле.ментов И поданы синхроимпульсы. Источники информации, прин тые во внимание при экспертизе: 1. ЕЕЕ. Transactions on Communication, Technology, том 19, № 4 VIII, 1971, с. 523-527 .