SU628535A2 - Магнитное запоминающее устройство - Google Patents

Description

Изобретенне относитс  к вычислительной технике и может быть использовано дл  многоканального счета с временным делением каналов н хранением накопленных результатов , а при необходимости и в качестве обычного запоминающего устройства.

По основному авт. св. № 568971 нзвестно магнитное запоминающее устройство, содер .жащее матрицу пам ти, выполненную на трехотверстных сердечниках флюксорного типа из материала с пр моугольной петлей гистерезиса , прошитых шинами записи, считывани , режима и шинами управлени  выхода формирователи соответствующих токов, устройство считывани  и местное устройство управлени  1.

Однако известное устройство имеет ограниченные функциональные возможности.

Цель изобретени  - расширенне области применени  устройства за счет реализации суммировани  вычитани  единичных прирашений к содержимому любой  чейки пам ти непосредственно в запоминающем устройстве .

Дл  этого в предлагаемое устройство введены разр дный коммутатор, блок вентилей и триггер запоминани  переноса, выходы разр дного коммутатора соединены с входами разр дных формирователей токов режима , входы вентилей соединены с регнстром числа, а выходы - с разр дными формировател ми токов записи, входы установки «I и «О триггера запомииаии  переноса соединены соответственно с выходами элементов ИЛИ и И, а выходы - с блоком управлени  запоминающего устройства.

На чертеже изображена схема предлагаемого магнитного запоминающего устройства .

Магнитное запоминающее устройство содержит накопитель 1, состо щий из трехотверстиых сердечников 2 флюксорного типа из материала с пр моугольной петлей гистерезиса , причем одно крайнее отверстие больше двух других. Накопитель прошит обмотками 3 выборки, проход щими чере больщие отверсти  сердечников, разр дными обмотками 4 режима, проход щими через большие отверсти  сердечников в одном направлении , а через центральные отверсти  в противоположном направлении, разр дными обмоТками 5 записи и выходными обмотками 6, проход щими через малые крайние отверсти  сердечников;

Кроме того, устройство содержит формирователи 7 токов адресной выборки, на входы которых поступает код адреса и управл ющие сигналы, а выходы соединены с обмотками 3 выбррки, разр дные формирователи 8 токов режима с входными схемами совпадени  9, иа их вход поступают сигналы с выходов разр дного коммутатора 10, а выходы формирователей 8 - с разр дными обмотками 4 режима, разр дные формирователи 1 токов записи, выходы последних соединены с разр дными обмотками 5 записи, а на вход поступают сигналы с выхода блока 12 вентилей, на вход которого поступает код записываемого числа с регистра 13 числа . Выходные обмоткй 6 соединены с входами усилителей 14 воспроизведени , выходы триггера 15 запоминани  переноса св заны с блоком управлени  запоминающего устройства (на чертеже не показано), входы установки «1 - с выходом элемента ИЛИ 6 и с цепью 17 подачи единичных приращений, а вход установки «О - с элементом 18, на его входы поступают управл ющие сигналы.

Устройство работает в режиме счета следующим образом.

Перед очередным добавлением единицы на кодовых шинах 19 адреса присутствует в потенциальной форме код адреса  чейки пам ти, к содержимому которой необходимо прибавить единицу. Единичное приращение поступает н вход триггера 15 и устанавли-. йает триггер в состо ние «1. Далее происходит считывание младшего разр да выбранной  чейки пам ти на регистр 13 числа. Считывание только младщего разр да обеспечиваетс  срабатыванием только одного формировател  тока режима, на вход этого формировател  поступает единичный сигиал разр дного коммутатора,

- Если считанный бит равен нулю, то процесс добавлени  единицы заканчиваетс  при первом же обращении. Инвертированным сигналом с выхода элемента ИЛИ 16, выдел ющей ненулеьые состо ни  регистра числа сбрасываетс  в «О триггер 15 а в младщий разр д  чейки пам ти производитс  запись «1х. На этом процесс добавлени  «1 заканчиваетс .

Если считанный бит равен единице, то триггер 15 остаетс  в состо нии «1. Тем самым запоминаетс  перенос в следующий старший разр д. В данный разр д записываетс  «О - результат сложени  по модулю 2 значени  считанного бита и единичного

приращени . Далее разр дный коммутатор переводитс  в следующее состо ние и производитс  обращение к очередному старщему разр ду. Процесс повтор етс  до тех пор, , пока триггер-запоминани  переноса не переключитс  в состо ние «О по нулевому состо нию всех триггеров регистра числа по.сле очередного считывани  или пока разр дный коммутатор не выдаст сигнал «Переполнение - Устройство может быть использовано дл  вычитани  единичных приращений без измеJ нени  операционной части. Необходимо только изменить последовательиость работы устройства управлени , а именно, триггер сбрасываетс  в «О при значении считанного, бита , равного единице, в элемент пам ти записываетс  «О и процесс вычитаии  заканчиваетс . Если значение считанного бита равно нулю, то триггер остаетс  в состо нии «1, в  чейку пам ти записываетс  единица, и разр дный коммутатор переводитс  в следующее состо ние.

Claims (1)

1. Авторское свидетельство СССР № 568971 кл. G II С П/08, 17.09.75.