SU650528A3 - Устройство дл передачи и приема цифровых сигналов св зи - Google Patents
Устройство дл передачи и приема цифровых сигналов св зиInfo
- Publication number
- SU650528A3 SU650528A3 SU762348254A SU2348254A SU650528A3 SU 650528 A3 SU650528 A3 SU 650528A3 SU 762348254 A SU762348254 A SU 762348254A SU 2348254 A SU2348254 A SU 2348254A SU 650528 A3 SU650528 A3 SU 650528A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- synchronization
- frequency
- signal
- input
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 19
- 238000004891 communication Methods 0.000 title claims description 6
- 238000001514 detection method Methods 0.000 claims abstract 2
- 238000005056 compaction Methods 0.000 claims description 6
- 230000033764 rhythmic process Effects 0.000 claims description 6
- 230000006835 compression Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 claims description 5
- 230000001788 irregular Effects 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 101150012648 Odam gene Proteins 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 239000003471 mutagenic agent Substances 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Systems (AREA)
Description
Изобретение относитс к технике св зи и может использоватьс в системах нередачи цифровых сигналов, представл ющих отдельные статические характеристики такие, как видеосигналы, например видеозаиись.
Известно устройство дл передачи и приема цифровых сигналов св зи, содержащее на передающей стороне на входе дифференциальный кодер, один выход которого через последовательно соединенные кодер слов переменной длины и коммутатор подключен к входам блока уплотнени , а другой выход - через генератор синхронизации - к синхронизирующему входу блока уплотнени , выходы которого через блок переменной пам ти подключены к управл ющему входу коммутатора, а на приемной стороне - блок переменной пам ти, выход которого подключен к входам детектора синхронизации и декодера, причем на вход считывани блока переменной пам ти на передающей стороне и на входы записи блока переменной пам ти на приемной стороне поданы тактовые сигналы передачи, а пилотсигнал с выхода дифференциального кодера подан на соответствхаощий вход кодера слов переменной длины и генератора синхронизации .
Однако в этом устройстве имеютс большие искажени сигнала.
Цель изобретени - уменьшение искажений сигнала.
Дл этого в устройство дл передачи и приема цифровых сигналов св зи, содержщее на передающей стороне на входе дифференциальный кодер, один выход которого через последовательно соединенные кодер слов переменной длины и коммутатор подключен к входам блока управлени , а другой выход - через генератор синхронизации - к синхронизирующему входу блока уплотнени , выходы которого через блок переменной пам ти подключены к управл ющему входу коммутато.ра, а на приемной стороне - блок переменной пам ти, выход которого подключен к входам детектора синхронизации и декодера, причем на вхо считывани блока переменной пам ти на передающей стороне и на входы записи блока переменной пам ти на приемной стороне поданы тактовые сигналы передачи, а пилот-сигнал с выхода дифференциального кодера подан на соответствующий вход кодера слов переменной длины и генератора синхронизации, на передающей стороне введен блок сравнени фаз, на входы которого поданы соответственно пплот-сигнал и тактовый сигнал передачи, а выход разност); фаз блока сравнени фаз подключен к дополнительному входу блока уплотнени , а
на приемной стороне введены запирающий блок и последовательно соединенные детектор разности фаз, блок буферной пам ти и генератор, выход которого подключен к соответствующему входу блока буферной пам ти , на управл ющий вход которого подан тактовый сигнал передачи. Кроме того, другой выход детектора разности фаз подключен к дополнительному входу декодера и к одному входу запирающего блока, выход которого подключен к соответствующим входам детектора синхронизации и детектора разности фаз, вход которого соединен с другим входом запирающего блока, причем выход пилот-сигнала генератора подключен к соответствующим входам декодера, блока переменной пам ти, детектора синхронизации и детектора разности фаз, к соответствующему входу которого подключен выход блока переменной пам ти.
На чертел е изображена структурна электрическа схема предложенного устройства .
Устройство дл передачи .и приема цифровых сигналов св зи содержит на передающей стороне на входе дифференциальный кодер 1, один выход которого через последовательно соединенные кодер 2 слов переменной длины и коммутатор 3 подключен к входам блока 4 уплотнени , а другой выход через генератор 5 синхронизации - к синхронизирующему входу блока уплотнени , выходы которого через блок 6 переменной пам ти подключены к управл ющему входу коммутатора 3, а на приемной стороне - блок 7 переменной пам ти, выход которого подключен к входам детектора 8 синхронизации и декодера 9, причем на вход считывани блока 6 переменной пам ти на передающей стороне и на входы записи блока 7 переменной пам ти на приемкой стороне поданы тактовые сигналы передачи , а пилот-сигнал с выхода дифференциального кодера ./ нодан на соответствующий вход кодера 2 слов переменной длины и генератора 5 синхронизации.
Кроме того, на передающей стороне включен блок 10 сравнени фаз, на входы которого поданы соответственно пилот-сигнал и тактовый сигнал передачи, а выход разности фаз блока сравнени фаз подключен к дополнительному входу блока 4 уплотнени . На приемной стороне включены запирающий блок // и последовательно соединенные детектор 12 разности фаз, блок 13 буферной пам ти и генератор 14, выход которого подключен к соответствующему входу блока 13 буферной пам ти, на управл ющий вход которого подан тактовый сигнал передачи. Другой выход детектора 12 разности фаз подключен к дополнительному входу декодера Р и к одному входу запирающего блока 11, выход которого подключен к соответствующим
входам детектора 8 синхронизации и детектора 12 разности фаз, вход которого соединен с другим входом запирающего блока //, причем выход пилот-сигнала генератора 14
подключен к соответствующим входам декодера 9, блока 7 переменной пам ти, детектора 8 синхронизации и детектора 12 разности фаз, к соответствующему входу которого подключен выход блока 7 переменпой пам ти.
Устройство работает следующим образом .
Сигнал видеозаписи поступает в дифференциальный кодер /, который кодирует
разницу амплитуд двух последовательных образцов и выдает слова из трех бинарных элементов, каждое слово соответствует одной точке изображени в ритме тактового пилот-сигнала, выдающего частоту
2,048 Мгц. Следовательно, дебит декодирующего кодера / равен 3X2,048 6,144 Megabits/s (Mbis).
Кодер 2 преобразует слова из трех бинарных элементов, выдаваемых дифференциальным кодером 1 в слова, содержащие переменное число элементов, а именно от 1 до 8. Длина слова, выдаваемого кодером 2, вл етс функцией веро тности по влени слова, выдаваемого дифференциальным кодером 1, наиболее веро тные слова соответствуют наиболее коротким (1 или 2 элемен,та ) на выходе кодера 2. При видеосигнале отдельные сигналы имеют неодинаковую веро тность, потому что слабые выбросы,
соответствующие слабым колебани м ркости , вл ютс более частыми, чем значительные выбросы, соответствующие резким колебани м. Кодер 2 выдает, например, сигналы 0,01, 011 . . . 01111111 (каждый О,
следовательно, соответствует началу слова). Кодер 2 выдает слова в ритме тактового сигнала, поэтому дебит может иметь от 2,048 Mb/s до 8X2,048 Mbls.
Слова с выхода кодера 2 записываютс
в блок 6 переменной пам ти при помощи коммутатора 3 и блока 4 уплотнени . Блок 6 переменной пам ти вместе с коммутатором 3 позвол ет регулировать дебит, который очень нерегул рен на выходе кодера 2.
Коммутатор 3 имеет вход, непосредственно св занный с дифференциальным кодером 1 и может прерывать передачу во врем движени строки. Он управл етс сигналом, представл ющим заполнение переменной
пам ти.
Средний числовой дебит на выходе блока 6 переменной пам ти составл ет пор дка двух бинарных элементов в слове. Однако , если пам ть не полностью заполнена,
Claims (1)
- возможны ощибки при считывании, ком.мутатор 3 передает слова из трех элементов с выхода дефференциального кодера /. Когда блок в переменной пам ти переполнен, коммутатор 3 прерывает передачу на строке , этот перерыв вызывает повторение поедыдущей строки. Кроме того, коммутатор 3 подает на блок 4 уплотнени пнформацню, характеризующую отбор, произведенный им. На блок 4 уплотнени поступают также слова синхронизации, выдавае.мые генератором 5 в ритме тактового сигнала. Слово синхронизации образовано псевдослучайБым сигналом из ,15 двоичных элементов и выдаетс генератором 5 один раз за строку при по влении фронта сигнала синхронизации , содержащего в дополнительном сигнале . Блок 4 уплотнени вставл ет информацию вслед за словом синхронизации, выдаваемым генератором 5, котора располагаетс во врем затухани дополнительного сигнала. Умноженный сигнал записываетс в блок 6 переменной пам ти с дебитом слов, выдаваемых тактовым сигналом, и информаци передаетс с блока 6 переменной пам ти (на блок 7 переменной пам ти в ритме тактового сигнала передачи, завис цдего от канала передачи. Так как длина слов измен етс в зависимости от транскодировани , частота передачи независима от частоты пилот-сигнала, и необходимо восстановить частоту пилот-сигнала при приеме дл восстановлени сигнала и дл синхронизации заннси в блок 6 неременной пам ти и считывани в блоке 7 переменной пам ти. Дл этого блок 4 уплотнени получает информацию, характеризующую уход частоты пилот-сигнала по отношению к частоте , св занной с частотой передачи. Эта информаци выдаетс блоком 0 сравнени и вводитс в блок 4 уплотнени вслед за информацией отбора, выдаваемой коммутатором 3. При приеме сигнал прочитываетс в блоке 7 переменной пам ти в ритме частоты пилот-сигнала, восстановленной генератором 14. Затем детектор 8 отыскивает момент синхронизации, детектиру число совпадений между двоичными элементами и словом синхронизации, помещенным в блок 7 переменной пам ти. Восстановление частоты пилот-сигнала производитс следующим образом. При передаче информаци ухода d прочитываетс в блоке 7 переменной пам ти на собственной частоте Л генератора 14, затем детектируетс так же, как и информаци отбора, в детекторе 12 после определени слова синхронизации в детекторе 8, который посылает сигнал 5. Информаци d записываетс в блоке 13 буферной иам ти в ритме частоты FP, выдаваемой генератором 14, котора соответствует частоте строки передачи и прочитываетс в ритме k НТ. В зависимости от величины информации ухода d, импульс отсекаетс на частоте тактового сигнала, помещенной в пам ть. Полученный сигнал воздействует на генератор 14. Определение слова синхронизации производитс с помощью запирающего блока 11. Детектор S отыскивает первую группу, содержащую то количество двоичных элементов, что и слово синхронизации. Однако дл слов с переменной длиной больше невозможно считать количество тактовых сигналов дл определени момента синхронизации и нужно декодировать ирин тый сигнал дл запирани синхронизации. Отыскивают синхронизацию внутри оцределенного окна при помощи запирающего блока //, который включает временную базу, возвращающуюс на нуль, когда детектор 8 выдает на запирающий блок // сигнал 5, соответствующий детектированию. Окно выбираетс как компромисс между узким окном , предохран ющим от отыскани ложной синхронизации, и широким окном, которое предохран ет от потери синхронизации при возможных ошибках в пакете слов. Дл уменьшени вли ни ошибок передачи допускают колебани плюс-минус четыре слова, ожидаемого положени синхронизации . Декодер-9 выдает двоичные элементы с дебитом трех двоичных элементов в слова, с частотой 2,048 Мгц, слова код 1руютс в дифференциальной форме. Введение дополнительных блоков позвол ет уменьшить искажение сигналов. Формула изобретен и Устройство дл передачи и приема цифровых сигналов св зи, содержащее на передающей стороне на входе дифференциальный кодер, один выход которого через последовательно соединенные кодер слов переменной длины и коммутатор подключен к входам блока уплотнени , а др}той выход - через генератор синхронизации - к синхронизирующему входу блока уплотнени , выходы которого через блок переменной пам ти подключены к управл ющему входу коммутатора, а на приемной стороне - блок переменной пам ти, выход которого подключен к входам детектора синхронизации -и декодера, причем на вход считывани блока переменной пам ти на передающей стороне и на входы записи блока переменной пам ти «а приемной стороне иоданы тактовые сигналы передачп, а пилотсигнал с выхода дифференциального кодера подан на соответствующий вход кодера слов переменной длины и генератора cniiхронизации , отличающеес тем, что, с целью уменьшени искажений сигнала, на передающей стороне введен блок сравнени фаз, на входы которого поданы соответственно пилот-сигнал п та товый сигнал передачи, а выход разности фаз блока сравнени фаз подключен к дополнительному входу блока уплотнени , а на приемной стороне введены запирающий блок ц последовательно соединенные детектор разности фаз, блок буферной пам ти и генератор , выход которого подключен к соответствующему входу блока буферной пам ти, на управл ющий вход которого подан тактовый сигнал передачи, кроме того, другой выход детектора разности фаз подключен к дополнительному входу декодера и к одному входу запирающего блока, выход которого подключен к соответствующим входамдетектора синхронизации и детектора разности фаз, вход которого соединен с другим входом запирающего блока, причем выход иилот-сигиала генератора подключен к соответствующим входам декодера, блока переменной пам ти, детектора синхронизации и детектора разности фаз, к соответствующему входу которого подключен выход блока иеременной пам ти.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7512179A FR2308259A1 (fr) | 1975-04-18 | 1975-04-18 | Procede de transmission en mode synchrone d'informations asynchrones |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU650528A3 true SU650528A3 (ru) | 1979-02-28 |
Family
ID=9154168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU762348254A SU650528A3 (ru) | 1975-04-18 | 1976-04-16 | Устройство дл передачи и приема цифровых сигналов св зи |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4049910A (ru) |
| BG (1) | BG34915A3 (ru) |
| CH (1) | CH609509A5 (ru) |
| DD (1) | DD124269A5 (ru) |
| DE (1) | DE2616379C2 (ru) |
| FR (1) | FR2308259A1 (ru) |
| GB (1) | GB1550421A (ru) |
| IT (1) | IT1058356B (ru) |
| PL (1) | PL115493B1 (ru) |
| SE (1) | SE415221B (ru) |
| SU (1) | SU650528A3 (ru) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1129036A (en) * | 1978-05-30 | 1982-08-03 | Colin R. Betts | Digital data transmission |
| US4694472A (en) * | 1982-04-26 | 1987-09-15 | American Telephone And Telegraph Company | Clock adjustment method and apparatus for synchronous data communications |
| FR2553954B1 (fr) * | 1983-10-21 | 1990-04-20 | Telecommunications Sa | Systeme de reception d'informations asynchrones transmises en mode synchrone |
| US4580279A (en) * | 1984-04-16 | 1986-04-01 | At&T Bell Laboratories | Elastic store slip control and maintenance circuit |
| US5680422A (en) * | 1995-04-27 | 1997-10-21 | Adtran | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3435134A (en) * | 1966-03-21 | 1969-03-25 | Rca Corp | Digital television data compression system |
| US3809805A (en) * | 1972-08-25 | 1974-05-07 | Arvin Ind Inc | Video bandwidth reduction |
-
1975
- 1975-04-18 FR FR7512179A patent/FR2308259A1/fr active Granted
-
1976
- 1976-03-30 US US05/671,824 patent/US4049910A/en not_active Expired - Lifetime
- 1976-04-01 CH CH407576A patent/CH609509A5/xx not_active IP Right Cessation
- 1976-04-08 IT IT22079/76A patent/IT1058356B/it active
- 1976-04-13 SE SE7604333A patent/SE415221B/xx unknown
- 1976-04-14 BG BG032908A patent/BG34915A3/xx unknown
- 1976-04-14 DE DE2616379A patent/DE2616379C2/de not_active Expired
- 1976-04-15 DD DD192393A patent/DD124269A5/xx unknown
- 1976-04-15 GB GB15436/76A patent/GB1550421A/en not_active Expired
- 1976-04-16 SU SU762348254A patent/SU650528A3/ru active
- 1976-04-16 PL PL1976188847A patent/PL115493B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR2308259A1 (fr) | 1976-11-12 |
| IT1058356B (it) | 1982-04-10 |
| PL115493B1 (en) | 1981-04-30 |
| BG34915A3 (en) | 1983-12-15 |
| DE2616379C2 (de) | 1983-12-01 |
| FR2308259B1 (ru) | 1977-11-18 |
| GB1550421A (en) | 1979-08-15 |
| SE415221B (sv) | 1980-09-15 |
| DE2616379A1 (de) | 1976-10-21 |
| SE7604333L (sv) | 1976-10-19 |
| DD124269A5 (ru) | 1977-02-09 |
| CH609509A5 (ru) | 1979-02-28 |
| US4049910A (en) | 1977-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3825899A (en) | Expansion/compression and elastic buffer combination | |
| US3873773A (en) | Forward bit count integrity detection and correction technique for asynchronous systems | |
| US4344180A (en) | Redundant word frame synchronization circuit | |
| US4224473A (en) | TDMA Multiplexer-demultiplexer with multiple ports | |
| CA1166775A (en) | Framing circuit for digital receiver | |
| GB2181325A (en) | Synchronising audio and video signals of a television transmission | |
| US4805197A (en) | Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal | |
| GB1275446A (en) | Data transmission apparatus | |
| US3872257A (en) | Multiplex and demultiplex apparatus for digital-type signals | |
| GB1481849A (en) | Digital code transmission systems | |
| US3902161A (en) | Digital synchronizer system for remotely synchronizing operation of multiple energy sources and the like | |
| GB1399513A (en) | Method and circuit for timing singal derivation from received data | |
| US3777066A (en) | Method and system for synchronizing the transmission of digital data while providing variable length filler code | |
| JPS5813056B2 (ja) | 多重化パルス伝送システムにおける正確なフレ−ム化を維持する方法 | |
| US4087642A (en) | Digital data communication system | |
| US4451917A (en) | Method and apparatus for pulse train synchronization in PCM transceivers | |
| GB1492134A (en) | Method of measuring the bit error rate of a regenerated pcm transmission path | |
| US3962535A (en) | Conditional replenishment video encoder with sample grouping and more efficient line synchronization | |
| US20020191724A1 (en) | Method and apparatus for transmitting and receiving multiplex tributary signals | |
| US3426153A (en) | System for synchronizing digital communication apparatus | |
| US4088831A (en) | Synchronization for PCM transmission systems | |
| US4049910A (en) | Digital signal transmission system | |
| US3588709A (en) | Synchronous timing system having failure detection feature | |
| EP0409168B1 (en) | Elastic store memory circuit | |
| US4796281A (en) | Digital signal transmission system |