SU651446A2 - Дисретный синхронизатор - Google Patents
Дисретный синхронизаторInfo
- Publication number
- SU651446A2 SU651446A2 SU772474506A SU2474506A SU651446A2 SU 651446 A2 SU651446 A2 SU 651446A2 SU 772474506 A SU772474506 A SU 772474506A SU 2474506 A SU2474506 A SU 2474506A SU 651446 A2 SU651446 A2 SU 651446A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- frequency
- subtraction
- pulses
- inputs
- Prior art date
Links
- 239000013256 coordination polymer Substances 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(54) ДИСКРЕТНЫЙ СИНХРОНИЗАТОР
1
Изобретение относитс к радиотехнике , а именно к радионавигации, и может быть использовано в приемоиндикаторах фазовых радионавигационных систем-.
По основному авт.св. № 332558 известен дискретный синхронизатор, содержащий последовательно соединенные задающий генератор, схему добавлени вычитани , управл емый делитель, схему выделени , фазовых искажений и входное устройство, реверсивный счетчик, схему записи единиц с двум выходами, схему автосброса единиц, выходы которой соединены через сумматоры с входами схемы добавлени вычитани , вногоды схемы записи единиц соединены соответственно через кольцевой регистр добавлени и кольцевой регистр вычитани с входами схемы автосброса единиц 1.
Однако известный дискретный синхронизатор медленно входит в синхро низм .
Целью изобретени вл етс уменьшение времени вхождени в синхронизм
Дл этого в дискретный синхронизатор , содержащий последовательно соединенные задающий генератор, схему Добавлени -вычитани , управл емый
делитель, схему выделени фазовых искажений и входное устройство, реверсивный счетчик, схему записи единиц с двум выходами, схему автосброса единиц, выходы которой соединены через сумматоры с входами схемы добавлени -вычитани , выходы схемы записи единиц соединены соответственно через кольцевой регистр добавлени и кольцевой регистр вычитани с входами схемы автосброса единиц, введен анализатор, входы которого соединены соответственно с выходами задающего генератора и входного устройства, а выходы подключены к дополнительным входам управл емого делител .
На чертеже изображена функциональна электрическа схема устройства.
Дискретный синхронизатор содержит последовательно соединенные задающий генератор 1, схему добавлени -вычитани 2, управл емый делитель 3, схему выделени фазовых искажений 4 и входное устройство 5, реверсивный счетчик 6, схему записи единиц 7с двум выходами, схему автосброса единиц 8, выходы которой соединены через сумматоры 9, 10 с входами схемы добавлени -вычитани 2, выходы схемы записи единиц 7 соединены соответст effHQ через кольцевой регистр добавени 11 и кольцевой регистр вычитаи 12 с входами схемы автосбррса диниц 87 аналйзатор 13-, в;Шйй К оого сЬединены соответственно с выодами задающего генератора 1 и входого устройства 5, а выходы подклюены к дополнительным входам управ емого делител 3, переключатель 14.
Устройство работает следующим образом . На входы анализатора 13 постуттают соответственно импульсы с выхода задающего генератора 1 и импульсы фронтов принимаемого сигнала. ПРОИСХОДИТизмерение отношени частот этих двух последовательностей иНпулесоВ, например, подсчет числа импульсов с выхода задающего генератора 1 за период частоты входного сигнала. Число, полученное в результате измерени , представл ет собой коэ1} фициент делени , который должен обеспечиватьс управл емым делителем 3 дл того, чтобы частота опорного на его совпадала: с значениемчастоты принимаемого сигнала . Дл уменьшени воздействи шумов измерение отношени частот пов-тор етс определенное,число раз, а затем результаты измерений усредн ютс . При первоначальном вводе устройства в синхронизм с сигналом, частота которого имеет растройку относительйо опорной частоты, или в случае нарушени в процессе работы фаз6:в6й сйнхрОнизации вследствие ухода чгастоты принимаемого сигнала от ее номинального значени , усредненное значение результатов измерени отношени частот, представлющее собой требуемый коэффициент делени , поступает ввиде кода с вь1хода анализатора 13 на дополнительные входы управл емого делител 3, задава коэффициент делени последнего. Час fOTci опорного сигнала на входе управ л емого делител 3 будет равна с точностью , определ емой инструментальной ошибкой измерени отношени частот , частоте принимаемого сигнала. Инструментальна ошибка зависит от Соотношени частот принимаемого сигнала и задающего генератора и может быть сделана достаточно малой. Расс6гл ас6в анйе частот опорнЬгои п рй ййкгаемогЬ №гнала полностью определ етс этой ошибкой. Поэтому вне за ййсимбстй 6т pkcCof ла сованй опорной и принимаемой частот синхронизаци будетг осуществл тьс только в рёжиW-зДх; ., и, следова:тёльмо7 в рем синхронизации будет невелико. Точный ввод устройства в синхронизм осуществл етс следующим образом. Прннима, сигнал поступает на, входное устройство 5, формирующее ймпульсы фр нгсЯ Принимаемого сигнала, коТОрйе поступают на схему выделени фазовых искажений 4.Сюда же поступают импульсы с выхода управл емого делител 3 и импульсы от задающегогенератора 1. Схема вьщелени фазоBbJx искажений формирует импульсы, ширйНа которых соответствует величине фа;зового рассогласовани , заполн еisteie импульсами задающего генератора
1.Эти импульсы подаютс на реверсивный счетчик б. Дл устранени фазового рассогласовани того или иного знака уменьшаетс (увеличиваетс )
частота задающего генератора 1, что достигаетс путем вычитани (добавлени ) импульсов, поступающих на управл емый делитель 3. При заполнении реверсивного счетчика 6 через
схему записи единиц 7 в кольцевой регистр вычитани 12 (добавлени 11) записываетс единица. Эта единица будет передвигатьс тактовыми импульсами определённой частоты. Частота тактовых импульсов может измен тьс с помощью переключател 14. С кольцевого регистра вычитани 12 (добавлени 11) через схему автосброса единиц ё и соответствующий сумматор подаютс команды на вычитание (добавление ) в схему дббавлени -вычитани
2.Если фазовое рассогласование не устран етс , то в соответствующий кольцевой регистр запишетс еще одна единица и количество команд на вычитанйе (добавление) удвоитс и т.д.
При устранении рассогласовани в кольцевой регистр вычитани 12 (добавлени 11) не будут записыватьс единицы , но уже записанное количество единиц будет выдавать команды на подстройку фазы.
Введение анализатора обеспечивает работу устройства в режиме захвата и, следовательно, существенно сокращает врем синхронизации. Например/ если частота принимаемого сигнала имеет первоначальную расстройку относительно частоты опорного напр жени , в дес ть.раз превышающую полосу захвата устройства-прототипа, то врем вт гивани устройства-прототипа в синхронизм достигает нескольких минут , а врем синхронизации данного устройства не превышает нескольких секунд при равенстве остальных характеристик .
Claims (1)
1. Авторское свидетельство СХ;СР 332558, кл. Н 03 В 3/04, 1970.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772474506A SU651446A2 (ru) | 1977-04-18 | 1977-04-18 | Дисретный синхронизатор |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772474506A SU651446A2 (ru) | 1977-04-18 | 1977-04-18 | Дисретный синхронизатор |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU332558 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU651446A2 true SU651446A2 (ru) | 1979-03-05 |
Family
ID=20704318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772474506A SU651446A2 (ru) | 1977-04-18 | 1977-04-18 | Дисретный синхронизатор |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU651446A2 (ru) |
-
1977
- 1977-04-18 SU SU772474506A patent/SU651446A2/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471299A (en) | Circuit for digital phase difference measuring and synchronizing between pulse trains | |
| US4005479A (en) | Phase locked circuits | |
| GB1270113A (en) | Improvements in or relating to phase-responsive circuits | |
| US4135243A (en) | Single sampler heterodyne method for wideband frequency measurement | |
| SU651446A2 (ru) | Дисретный синхронизатор | |
| US4024477A (en) | Received signal frequency indicating system | |
| HK46280A (en) | Improvements in or relating to electronic timepieces | |
| SU1698987A1 (ru) | Устройство автоматической подстройки частоты | |
| JPS57106255A (en) | Bit synchronizing system | |
| US4066952A (en) | Phase measuring apparatus | |
| US4297703A (en) | Telemetry device for tracking radar and radar system comprising such a device | |
| US4128003A (en) | Acoustic couplers for horological calibration instruments | |
| SU1125748A1 (ru) | Устройство цифровой фазовой автоподстройки частоты | |
| SU935821A1 (ru) | Цифровой фазометр | |
| SU653758A1 (ru) | Устройство выделени опорного сигнала | |
| SU467289A1 (ru) | Устройство дл долговременного сличени частот высокостабильных генераторов по радиосигналам | |
| SU621063A1 (ru) | Синтезатор частот | |
| SU736163A1 (ru) | Устройство дл обработки информации | |
| SU668081A2 (ru) | Устройство дл синхронизации контрольного и эталонного цифровых сигналов | |
| SU1172050A1 (ru) | Устройство цифровой фазовой синхронизации | |
| SU1415198A1 (ru) | Цифровой фазометр мгновенных значений | |
| SU773520A1 (ru) | Цифровой фазометр | |
| SU1354386A2 (ru) | Цифровой умножитель частоты с переменным коэффициентом умножени | |
| SU1734238A1 (ru) | Способ определени расхождени во времени сигналов ркости и цветности | |
| SU892654A1 (ru) | Цифровой фазовый детектор |