SU680189A1 - Устройство дл приема дискретной информации, закодированной корректирующим кодом - Google Patents

Устройство дл приема дискретной информации, закодированной корректирующим кодом

Info

Publication number
SU680189A1
SU680189A1 SU782563193A SU2563193A SU680189A1 SU 680189 A1 SU680189 A1 SU 680189A1 SU 782563193 A SU782563193 A SU 782563193A SU 2563193 A SU2563193 A SU 2563193A SU 680189 A1 SU680189 A1 SU 680189A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
block
accumulator
Prior art date
Application number
SU782563193A
Other languages
English (en)
Inventor
Северян Северянович Белкания
Виктор Николаевич Анисимов
Original Assignee
Belkaniya Severyan S
Anisimov Viktor N
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Belkaniya Severyan S, Anisimov Viktor N filed Critical Belkaniya Severyan S
Priority to SU782563193A priority Critical patent/SU680189A1/ru
Application granted granted Critical
Publication of SU680189A1 publication Critical patent/SU680189A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Устройство дл  приема дискретной информации , закодированной корректирующим кодом, содержит элемент ИЛИ 1, накопитель 2, декодирующий блок 3, блок уираьлени  передачей 4, селектор 5, сумматор по модулю два 6, выходной накопитель 7, первый блок пам ти 8, второй блок пам ти 9, блок мажоритарного сложени  10. Устройство работает следующим образом . На вход элемента ИЛИ 1 поэлементно поступают элементные кодовые комбинации , с выхода которого принимаемые кодовые комбинации также поэлементно поступают на входы накопител  2 и декодирующего блока 3. Б случае отсутстви  или необнаружени  ощибок с выхода накопител  2 прин тые кодовые комбинации через сумматор по модулю два 6 поэлементно поступают на вход выходного накопител  7, с выхода которого в случае пеобнаружени  ошибок в следующей кодовой комбинации элементы поступают на регистрирующее устройство. При обнаружении в прин той кодовой комбинации ошибки с выхода декодирующего блока 3 в блок управлени  передачей 4 поступает сигнал ошибки. Если возникша  в кодовой комбинации ошибка исправл ема , то прин тые кодовые комбинации с выхода накопител  2 через сумматор по модулю два 6 поэлементно поступают на вход выходного накопител  7, при этом селектор 5 выдел ет импульсы дл  исправлени  в сумматоре по модулю два 6 искаженных элементов и устранени  вли ни  исправленных разр дов на содержимое декодирующего блока 3. Если возникша  в кодовой комбинации ошибка неисправл ема, то е выхода селектора 5 в блок управлени  передачей 4 поступает сигнал, под воздействием которого сигналом с выхода блока управленп  передачей 4 осуществл етс  блокировка выхода выходного накопител  7. При этом элементы комбинации, предществующие ошибочной, записанные в выходном накопителе 7, стираютс  сигналом с выхода блока управлени  передачей 4, открываетс  информационный вход первого блока пам ти 9 и элементы комбинации, прин той с ощибкой, и следующих за ней комбинаций записываютс  в блоке пам ти 9, а их признаки запоминаютс  в блоке управлени  передачей 4, причем прин тым без ошибки или с исправленными ошибками кодовым комбинаци м присваиваетс  признак «О, а прин тым е ошибкой-признак «1. В случае отсутстви  или исправлени  ощибок в запрашиваемой комбинации при повторении на выходах блока управлени  передачей 4 образую- с  соответствующие сигналы, по которым повтор емые комбинации записываютс  на вход выходного накопител  7 непосредственно или с выхода первого блока пам ти 9. Если прин та  при первом и повторном приемах комбинаци  содержит неисправл емые ошибки, то ее запрашивают вновь. В этом случае цикл блокировки начинаетс  сначала. В случае невозможности исправить ошибку в запрашиваемой комбинации при повторении выход накопител  7 блокируетс  вновь. При этом на выходе блока управлени  передачей 4 после приема каждой комбинации будет образован сигнал, в соответствии с которым элементы повтор емой комбинации записываютс  во втором блоке пам ти 8, стираютс , записываютс  в нервом блоке пам ти 9 вместо записанных там при первом приеме элементов соответствующей комбинации. В последнем случае в блок управлени  передачей 4 записываетс  признак «О вместо записанного там признака «1. При приеме запрашиваемой комбинации в третий раз независимо от наличи  или отсутстви  ошибок блокировка выхода накопител  7 не производитс . При этом на выходе блока управлени  передачей 4 образуютс  сигналы, в соответствии с которыми комбинаци , нрин та  без ошибки или с исправленными ошибками хот  бы один раз из трех, выдаетс  на вход накопител  7 или непосредственно с выхода сумматора по модулю два 6 или с выхода первого блока пам ти 9. В случае приема комбинации с ошибкой и невозможности исправить ошибку все три раза блок управлени  передачей 4 образует сигналы, в соответствии с которыми декодирующий блок 3 и селектор 5 привод тс  в исходное состо ние , а элементы этой комбинации с выходов сумматора по модулю два 6 и обоих б.чоков пам ти 8 и 9 подаютс  на входы блока 10 дл  мажоритарного сложени , где путем поэлементного мажоритарного сложени  их образуютс  новые элементы, поступающие через второй вход элемента ИЛИ 1 в промежуточный накопитель 2 и д(;кодир ющий блок 3. При этом в проме}1суточном накопителе 2 формируетс  кодопа  ко.мбинаци , соответствующа  отмажоритнрованным элементам. Если сформированна  таким образом кодова  комбинаци  не будет содержать ошибок или будет содержать исправл емые ошибки, то она через сумматор по модулю два 6 поступает на вход выходного накопител  7, если же содержащиес  в ней ошибки неисправл емы , то комбинаци  запрашиваетс  вновь, и liccb 1и{кл блокировки начинаетс  сначала. Техннко-эконом ическа  эффективность предложенного устройства заключаетс  в повышении быстродействи .

Claims (1)

  1. Формула изобретени 
    Устройство дл  приема дискретной информации , закодированной корректирующим кодом, содержащее объединенные по входу накопитель и декодирующий блок, выход которого подключен к входу блока управлени , выходы которого соответственно подключены к управл ющим входам выходного накопител  и первого и второго блоков пам ти, информационные входы которых объединены с первым информационным входом выходного накопител  и с одним из входов блока мажоритарного сложени , к двум другим входам которого подключены соответственно выход первого блока пам ти и выход второго блока пам ти, объединенный с другим информационным входом выходного накопител , о т л и ч а ющ е е с   тем, что, с целью повышени  быстродействи , введены последовательно соединенные селектор и сумматор по модулю два, а также элемент ИЛИ, к одному из входов которого подключен выход блока мажоритарного сложени , а выход элемента ИЛИ подключен к входу накопител , выход которого подключен к объединенным информационным входам первого и второго блоков пам ти через сумматор по модулю дв;:, а вход селектора подключен к дополнительному выходу декодирующего блока , выходы селектора подключены к соответствующим входам декодирующего блока н блока управлени , дополнительный выход
    которого подключен к другому входу сумматора по модулю два.
    Источнр1к информации, прин тый во внимание при экспертизе 1. Авторское свидетельство СССР
    АЬ 531293, кл. Н 04L 1/10, 1974.
SU782563193A 1978-01-05 1978-01-05 Устройство дл приема дискретной информации, закодированной корректирующим кодом SU680189A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782563193A SU680189A1 (ru) 1978-01-05 1978-01-05 Устройство дл приема дискретной информации, закодированной корректирующим кодом

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782563193A SU680189A1 (ru) 1978-01-05 1978-01-05 Устройство дл приема дискретной информации, закодированной корректирующим кодом

Publications (1)

Publication Number Publication Date
SU680189A1 true SU680189A1 (ru) 1979-08-15

Family

ID=20741648

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782563193A SU680189A1 (ru) 1978-01-05 1978-01-05 Устройство дл приема дискретной информации, закодированной корректирующим кодом

Country Status (1)

Country Link
SU (1) SU680189A1 (ru)

Similar Documents

Publication Publication Date Title
US5995629A (en) Encoding device
GB1452140A (en) Diffeentail-phase-modulated communication systems
SU680189A1 (ru) Устройство дл приема дискретной информации, закодированной корректирующим кодом
SU467394A1 (ru) Устройство дл хранени двоичной информации
SU649152A1 (ru) Устройство анализа кодовых комбинаций
RU2019044C1 (ru) Устройство для передачи и приема дискретной информации с селективным запросом ошибок
SU1601754A1 (ru) Устройство дл приема дискретной информации, закодированной корректирующим кодом
SU651479A2 (ru) Устройство исправлени стираний
SU1399894A1 (ru) Кодер
SU549827A1 (ru) Устройство передачи и приема информации дл рассредоточенных объектов
SU436393A1 (ru) Накопитель импульсных сигналов
SU1137540A2 (ru) Запоминающее устройство с коррекцией однократных ошибок
SU1762412A1 (ru) Устройство кодировани
SU866767A2 (ru) Устройство дл приема информации по двум параллельным каналам св зи в системе передачи данных с решающей обратной св зью
SU364932A1 (ru) Дешифратор кодовой комбинации с коррекцией ошибок
SU907846A1 (ru) Декодирующее устройство
SU763975A1 (ru) Запоминающее устройство с обнаружением и исправлением ошибок
SU448480A1 (ru) Запоминающее устройство
SU362500A1 (ru)
SU1283860A2 (ru) Запоминающее устройство с коррекцией информации
SU921082A1 (ru) Кодирующее устройство дл инверсного кода
SU1547079A1 (ru) Устройство дл амплитудной коррекции кодов
SU928423A1 (ru) Запоминающее устройство с самоконтролем
SU588645A1 (ru) Устройство дл повышени достоверности дискретной информации
SU921106A2 (ru) Устройство дл исправлени и обнаружени ошибок