SU718931A1 - Счетчик по модулю восемь - Google Patents
Счетчик по модулю восемь Download PDFInfo
- Publication number
- SU718931A1 SU718931A1 SU782668867A SU2668867A SU718931A1 SU 718931 A1 SU718931 A1 SU 718931A1 SU 782668867 A SU782668867 A SU 782668867A SU 2668867 A SU2668867 A SU 2668867A SU 718931 A1 SU718931 A1 SU 718931A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- inputs
- direct
- flip
- input
- Prior art date
Links
- 210000005036 nerve Anatomy 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Входна шина 5 соединена с тактовыми выходами /УС-триггеров 1-4. Пр мой и инверсный выходы //С-триггера 1 соединены соответственно с входами /не входами Л //(-триггеров 2 и 3. Вторые входы I н К. //(-триггера 3 соединены соответственно с нр мым и инверсным выходами //(-триггера 2. Пр мой выход //(-триггера 3 соединен с входом / //(-триггера 4 и с нервым входом /С //(-триггера 1, первый вход которого соединен с инверсным выходом //(-триггера 3 и с входом К //(-триггера 4. Пр мой и инверсный выходы триггера 4 соединены соответственно с вторыми входами /( и / триггера 1.
При поступлении тактовых сигналов на входную шину 5 счетчик функционирует в соответствии с кодом Либау-Крейга.
При возникновении сбо счетчик переходит из запреш,енных состо ний 0100, 0101, 1101, 1001, 1011, 1010, ОНО, и 0010 соответственно в состо ни 1000, 0000, 1110, 1100, 0111, 1111, ООН и 0001, принадлежащие летинному циклу работы, при поступлении следующего тактового импульса.
Таким образом, в предложенном устройстве врем выхода из запрещенных состо -НИИ уменьшено по сравнению с прототипом в п ть раз при минимальных аппаратурных затратах. Поскольку //(-триггеры 2, 4 выполн ют только функцию задержки информации на один такт, то они могут быть заменены триггерами типа D.
Формула и 3 о б р е т ен и
Счетчик по модулю восемь, содержао,ий четыре /./(-триггера и входную шину, котора соединена с тактовыми входами всех //(-триггеров, пр мой и инверсный выходы первого //(-триггера соединены соответственно с входами / и /( второго //(-триггера, пр мой и инверсный выходы которого соединень соответственно с первыми входами / и К третьего //(-триггера, пр мой и инверсный выходы которого соединены соответственно с входами / и К. четвертого Ктриггера , пр мой и инверсный выходы которого соединены соответственно с первыми входами /( и / первого //(-триггера, второй вход которого соединен с инверсным выходом третьего //(-триггера, отличающийс тем, что, с целью сокращени времени выхода из запрещенных состо ний, вторые входы I и К третьего //(-триггера соединены соответственно с пр мым и инверсным выходами первого //(-триггера, второй вход К которого соединен с пр мым входом третьего //(-триггера. Источники информации, прин тые во внимание при экспертизе
1.В. С. Гутников. Интегральна электроника в измерительных приборах. Л., «Энерги , 1974, с. 65.
2.Desingning witb TTL Integrated Circuits . Tex. Instr. Electr. Series. Me Grawnill Book-Company, 1971 г., с. 296, рис. Н.14(в).
Claims (1)
- Формула и з о б р е т е’н и яСчетчик по модулю восемь, содержащий четыре //(-триггера и входную шину, которая соединена с тактовыми входами всех //(-триггеров, прямой и инверсный выходы первого //(-триггера соединены соответственно с входами / и К второго //(-триггера, прямой и инверсный выходы которого соединены соответственно с первыми входами / и К третьего //(-триггера, прямой и инверсный выходы которого соединены соответственно с входами / и /( четвертого IKтриггера, прямой и инверсный выходы которого соединены соответственно с первыми входами К и / первого //(-триггера, второй вход которого соединен с инверсным выходом третьего //(-триггера, отличающийся тем, что, с целью сокращения времени выхода из запрещенных состояний, вторые входы / и К третьего //(-триггера соединены соответственно с прямым и инверсным выходами первого //(-триггера, второй вход К которого соединен с прямым входом третьего //(-триггера.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782668867A SU718931A1 (ru) | 1978-10-05 | 1978-10-05 | Счетчик по модулю восемь |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782668867A SU718931A1 (ru) | 1978-10-05 | 1978-10-05 | Счетчик по модулю восемь |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU718931A1 true SU718931A1 (ru) | 1980-02-29 |
Family
ID=20787197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU782668867A SU718931A1 (ru) | 1978-10-05 | 1978-10-05 | Счетчик по модулю восемь |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU718931A1 (ru) |
-
1978
- 1978-10-05 SU SU782668867A patent/SU718931A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU718931A1 (ru) | Счетчик по модулю восемь | |
| SU680177A1 (ru) | Функциональный счетчик | |
| SU1503065A1 (ru) | Формирователь одиночного импульса | |
| SU692094A1 (ru) | Дес тичный счетчик | |
| SU1104464A1 (ru) | Устройство управлени | |
| SU617846A1 (ru) | Делитель частоты на шесть | |
| SU450162A1 (ru) | Перестраиваемый фазо-импульсный многоустойчивый элемент | |
| SU661746A1 (ru) | Формирователь импульсов | |
| SU595862A1 (ru) | Удвоитель частоты импульсов | |
| SU729586A1 (ru) | Устройство дл сравнени чисел | |
| SU518003A1 (ru) | Реверсивный дес тичный счетчик импульсов | |
| SU1396275A1 (ru) | Синхронный делитель частоты | |
| SU484629A1 (ru) | Генератор одиночных импульсов | |
| SU961140A1 (ru) | Интегрирующий преобразователь частоты следовани импульсов в код | |
| SU447844A1 (ru) | Дес тичный счетчик | |
| SU553749A1 (ru) | Пересчетное устройство | |
| SU479256A1 (ru) | Многовходовой счетчик импульсов | |
| SU546111A1 (ru) | Счетчик типа "регистр-сумматор" | |
| SU595888A1 (ru) | Мажоритарное устройство | |
| SU372690A1 (ru) | РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВЭСЕСс;;;-х:':...о, "'1 [ЙЙШ'ШО^Я;;;:';;;-',:,! | |
| SU379057A1 (ru) | Устройство для формирования контрольного разряда счетчика | |
| SU1431068A1 (ru) | Синхронный делитель частоты на 12 | |
| SU447849A1 (ru) | Управл емый делитель частоты | |
| JP2591210B2 (ja) | 信号検出回路 | |
| SU627570A1 (ru) | Устройство дл формировани серий импульсов |