SU720424A1 - Преобразователь двоично-дес тичного кода в последовательный двоичный код - Google Patents

Description

Изобретение относитс  к цифровой вычислительной технике, может быть использовано в вычислительных машинах и специа.г изированных автоматических устройствах. Известен преобразователь двоичнодес тичного кода в двоичный, содержа щий регистр входного кода, формирователь эквивалентов, распределитель импульсов, суммирующую тетраду и выходной (Ij. Недостатком известного устройства  вл етс  невозможность преобразовани  отрицательных чисел, относительно большой объем аппаратуры и низкое быстродействие,  вл ющеес  результатом последова1ельно1х анализа всех двоичных разр дов дл  каждого дес тичного разр да. Наиболее близок к предлагаемому преобразователь двоично-дес тичного кода в двоичный, содержащий регистр входного кода, распределитель импульсов , сумматор, регистр сумматора и формирователь поразр дных эквивалентов/ перва  группа входов котр рого соединена с выходами регистра входного кода, втора  группа входов с выходом распределител  импульсов, а выходы формировател  соединены с первой группой входов сумматора, выходы которого соединены со входами регистра сумматора 2/, Недостатком этого устройства  вл етс  невозможность преобразовани  отрицательных чисел и сравнительно большой объем аппаратуры, св занный с использованием полноразр дного сум матора. Цель изобретени  - упрощение устройства и обеспечение возможности преобразовани  отрицательных чисел. Цель достигаетс  тем, что в устройство введены дополнительный регистр , входы которого соединены с первой группой выходов регистра сумматора , а выходы - со второй группой входов сумматора, триггер знака, два элемента И и выходной элемент ИЛИ, входы которого соединены с выходами элементов И, первые входы которых соединены с выходами триггера знака, вторые входы элементов И соединены с выxoдa 5и мпа. первого и второго разр дов регистра сумматора соответственно, вход переноса сумматора соединен с единичны.м выходом триггера знака. Формирователь пора: р дчых эквивалентов содержит группу элементов I,

группу элементов ИЛИ и сумматор количества единиц, входы которого соедагнены с выходами элементов ИЛИ. вхды элементов ИЛИ соединены с выхода элементов И.

На фиг, 1 приведена структурна  электрическа  схема преобразовател 

Преобразователь содержит cyMwiatop 1, формирователь пор эр дных эквивалентов 2, регистрвходного кода 3, распределитель импульсов 4, регистр сумматора 5, элементы И 6, 7, выходной элемент 8, триггер знака 9, регистр 10, блок выделени ; переднего фронта импульса 11, блок выделени  .заднего фронта импульса 1

На фиг, 2 приведена структурна  электрическа -схема юрмировател  поразр дных эквивалентов дл  четырехразр дного двоично-дес тичного чи ела.

В таблице 1 приведены двоичные эквиваленты двоИч(но-дес тичных чисел .

Таблица 2 иллюстрирует процесс преобразовани  числа ± 6975 соответственно Б пр мой и дополнительный , двоичный код.

В приложении приведен алгоритм преобразовани  двоично-дес тичногс числа в двоичный код.

Преобразователь построек следующим образом: входы К-раэр дного сумматора 1 (слагаемое А) сое,цинен,ы с выходами формировател ,поразр дны эквивалентов 2, Количество выходов формировател , а следонательно разр дность сум штора зависит только от разр дности преоГзразуекюго двоично--десйтичыого кода. Входы форм14ро-вател  2 соединены с одной стороны с выходами регистра входного кода 3 а с шэугой стороны - с выходакж распределител  импульсов 4, количество выходов которого равно числу разр дов преобразованного двоичногго кода. Выход каждого разр да сумматора с учетом переноса соединен с входом соответствующего разр да регистра сумматора 5. Выходы младглего разр да регистра 5 через элементы И 6, 7 соединены с выходным элементом 8. Вторые входы элементов И соед.-.инены с выходами триггера знака преобразуемого числа 9„ Единичный выход триггера знака подключен кс5 входу переноса первого разр да С5 Мматора . Остальные разр ды регистра сумматора подключены ко входам 10, предназначенного дл  кранбгнй  второго слагаемого (), Выходы регистра 10 соединены со входами сумматора,.

Предлагаемое устройство работг1ет следующим образом. По команде Начало преобразовани  одиночный импульс устанавливает в нулевое соето ние распределитель И1.шульсов 4 и регистры 5, 10, Времеккой распределитель начинает пропускать на свой вход непрерывную последовательность импульсов , выделенных по заднему фронту импульсов входной частоты с помощью блока 11.

В первом столбце табл. 1 представлены веса каждого разр да двоичнодес тичного кода. В первой строке расположены номера разр дов двоичного кода, во .втором - их веса. На поле табл. 1 - вес каждого двоично-дес тичного разр да, а также вес знака, расположенного в последней строке, представлены в двоичном коде .

Дл  преобразовани  двоично-дес тичного кода в последовательный двоичный код достаточно сложить в двоичной системе значени  разр дов двоично-дес тичного кода в каждом вертикалном столбце, начина  со второго, с учетом суммы в предыдущем столбце со сдвигом ее на один разр д вправо.

Первым импульсом fg,, после прихода команды Начало преобразовани  на выходе 1Ц распределител  импульсов возникает сигнал, с помощью которого опрашиваетс  состо ние разр да .10° двоично-дес тичного кода и значение триггера знака о

Если преобразуемое число отрицательное , значение триггера знака равно единице.

На выходе фop шpoвaтeл  образуетс  двоичный К-разр дный код (слагаемое А), равный значению разр да

2°-lO . В это врем  на вторые входы сумматора поступает двоичный код pGniCTpa 10, равный нулю (слагаемое В). После сложени  двух слагаемых (Аи В) с учетом знака на выходе сумматора получаете код, равный зн чению разр да -10° или aj 2°-10 + - -1°2° при отрицательном преобразуег-юм числе. Этот код записываетс  вторым импульсом , , выделенным по переднему фронту из входной частоты блоком 12, S регистр 5, значени  младшего разр да которого .поступают соответственно на входы элементов И б и 7, управл емые триггером знака 9. Вторым к iпyльcoм fд, состо чие регистра 5 переписываетс  в регистр 10 без младшего разр да.

2Ц

По сигналу

распределител  импульсов начинаетс  формирование второзх двоичного разр да, дл  чего опрашиваетс  з соответствии с табл. 1 значение разр дов в 2lO, aj -2 10 и значение триггера знака . Если значени  разр дов равны единице, двоичный к - разр дный код слагаемого А равен двум. Слагаемое В в этом случае зависит от знака преобразуемого числа и может принимать значени  о

ил

. Третьим импульсо fII,сумма

спагаетлых А и В с учетом знака записываетс  в регистр 5. Дальнейша  работа преобразовател  аналогична описанной. Преобразователь опрашивает разр ды двоично-дес тичного кода по сигналам распределител  импульсов в соответствии с табл. 1, складывает и выдает :эначени  разр дов . Допустим, необходимо преобразовать положительное двоично-дес тичное число

djC3b.jaj

diCtb,at N О ОНО 1001 О 111 0101

69752 i о

10 . 10 10 10 При преобразовании максимального четырехзначного двоично-дес тичного числа получаетс  14-разр дный двоичный код , следовательно, временной распределитель должен вырабатывать четырнадцать циклов.

Максимальное число на выходе формировател  равно шести, что определ етс  седьмым и дев тым столбцггми табл. 1, в которых при определенном двоично-дес тичном коде будет шесть одновесовых единиц Следовательно, слагаенюе А будет представлено. в виде трехразр дного двоичного кода .

Формирователь поразр дных эквивалентов (фиг. 2) содержит группу 13 элементов И, ko входам которых подключены выходы регистра входного кода и определенные выходы распределител  импульсов, группу 14 элементов ИЛИ, входы которых соединены с выходами элементов И, и сумматор количества .единицы 15.. . 5 В табл. 2 подробно отображен

процесс преобразовани  - положительного и отрицательного чисел.

Дополнительный код р-разр дного двоичного числа равен пр мому коду

Q этого числа плюс р-раэр дный двоичный код с единицами во всех разр дах с последующей инверсией.

В св зи с этим на вход переноса (Р) младшего разр да сумматора посто нно подаетс  значение триггера

знака, В столбце 36 таблицы 2 размещен дополнительный двоичный код отрицательного преобразуемого числа

Np 10 010 Oil 000001 Из опре,целени : Л00000000000000,

00110110011111.

10010011000001

Устройство может выполн ть преобразование как положительных, так и

5 отрицательных чисел. Количество оборудовани  в нем сокрагдено в несколько раз благодар  замене полноразр дного сумматора сумматором с небольшой разр дностью при сохранении тохчэ

П же быстродействи . Преобразование

совмещаетс  с выдачей разр дов результата .

Jad/iuu,a /

«М

at

Claims (2)

1. ir Формула изобретени  1. Преобразователь двоично-дес тич };ого кода в последовательный двоичный , содержащий регистр входного кода распределитель импульсов, сумматор , регистр сумматора и формировател поразр дных эквивалентов, первай груп па входов которого соединена с выходами регистра входного кода, втора  группа входов - с выходами распредели тел  импульсов, а выходы формировате л  соединены с первой группой входов сумматора, выходы которого соединены со входами регистра сумматора, отл чающийс  тем, что, с целью упрощени  схемы и обеспечени  возмож ности преобразовани  отрицательных чисел, в него введены дополнительный регистр, входы которого соединены с первой группой выходов регистра сумматора, а выходы - со второй груп пой входов сумматора, триггер знака, два элемента И и выходной элемент

   Аа-2

   аг

   ь,-2

   cTlZ

   а,-23

   аг-2°

   Ьг -г с

   Гг -г

   cfn-

   ci

   .f(0iHj

   .

   -

   (2iu)

   4.

   J.

   w ИЛИ, входы которого соединены с выходами элементов И, первые входы которых соединены с выходами триггера знака, вторые входы элементов И соединены с выходами младших первого и второго разр дов регистра сум-матора соответственно, вход переноса сумматора соединен с единичным выходом триггера знака. 2, Преобразователь по п. 1, о т-личающийс  тем, что, в нем формирователь пор зр дных эквивалентов содержит группу элементов И, группу элементов ИЛИ и сумматор количества единиц, входы которого соединены с выходами элементов ИЛИ, входы элементов ИЛИ соединены с выходами элементов И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 393739, кл. -С 06 F 5/02, 1971.
2. 2.Авторское свидетельство СССР , 470803, кл. G 06 F 5/02, 1973.

   К-.г

   Tl

   -I

   g.f4.r.«-W

   .2СзЧ- -11

   g..f2 ft4-r;j 5/ -f f tfi4-«

   Начпрео5р. - i- l nrел5Л Ш1

   7,3M ll2J3i4 i {-j