SU760103A1 - Устройство программного.контроля i - Google Patents

Устройство программного.контроля i Download PDF

Info

Publication number
SU760103A1
SU760103A1 SU772487938A SU2487938A SU760103A1 SU 760103 A1 SU760103 A1 SU 760103A1 SU 772487938 A SU772487938 A SU 772487938A SU 2487938 A SU2487938 A SU 2487938A SU 760103 A1 SU760103 A1 SU 760103A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
control
inputs
outputs
Prior art date
Application number
SU772487938A
Other languages
English (en)
Inventor
Mikhail A Polunin
Gennadij V Pleshev
Original Assignee
Mikhail A Polunin
Gennadij V Pleshev
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikhail A Polunin, Gennadij V Pleshev filed Critical Mikhail A Polunin
Priority to SU772487938A priority Critical patent/SU760103A1/ru
Application granted granted Critical
Publication of SU760103A1 publication Critical patent/SU760103A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах контроля.
Известны устройства программного контроля, например устройство, содержащее блок программы контроля, блок управления, блок задания $ входных воздействий, компаратор, схему сравнения, блок эталонов [1].
Недостатком указанного устройства является малая точность контроля. Кроме того, для анализа сигналов на одном выходе или группе вы· ί0 ходов в известном устройстве требуется составление новой программы контроля, что влечет дополнительные затраты времени и усложняет процессы анализа сигаалов и диагностики неисправностей испытуемого объекта.
Из известных наиболее близким к предлагаемому является устройство программного контроля, содержащее блок программного управления, блоки задания входных воздействий, ком- 20 мутатор входов, коммутатор выходов, коммутатор слов, схему сравнения, причем выход блока программного управления соединен с управляющими входами блоков задания входных воз-.
2 ,
действий и схемы сравнения, выход которой соединен со входом блока программного управлении, выходы блоков задания входных Воздействий через коммутатор входов соединены со входами объекта контроля, выходы которого соединены сд входами коммутатора выходов, выход коммутатора слов соединен с первым информационным Входом схемы сравнении [21.
< Однако устройство не обеспечивает необходимую достоверность динамического контроля, в связи с отсутствием возможности задания точных временных параметров сигналов входных воздействий и их взаимного расположения одного относительно другого, реализации тестов с высокой частотой, а также точного анализа временных сигналов выходной реакции объект» контроля.
Целью изобретения является устранение указанных недостатков, т.е. повышение достоверности и сокращение времени контроля.
Указанная цель достигается тем, что в устройство, содержащее блок программного управления, блоки задания входных воздействий, комутатор входов, коммутатор выходов, коммутаз 760103 .
тор слов, схему сравнения, причем выход бло·
~ Ка программного управления соединен с управляющими входами блоков задания входных воз' действий и схемы сравнения, выход которой соединен со входом блока программного управле- $ ния, вы;'ходы блоков задания входных воздействий через коммутатор входов соединены со входами объекта контроля, выходы которого соединены со входами.коммутатора выходов, выход коммутатора слов соединен с первым ю информационным входом схемы сравнения, дополнительно введены управляемый генератор импульсов, амплитудно- временной дискриминатор, регистр выходной реакции, блок памяти, причем выходы коммутатора выходов соединены 15 с соответствующими входами амплитудно-временного дискриминатора, выходы которого соединены со входами регистра выходной реакции, выходы которого соединены с соответст' вующими входами коммутатора слов, управля- 2θ гощий вход которого соединен с управляющим входом блока памяти и выходом блока программного управления, а выход -- со вторым информационным входом схемы сравнения, в'тод управляемого генератора импульсов соеди- 25 нен с вых’одом блока программного управления, а выходы — с задающими входами блоков задания входных воздействий блока программно -го'управления и амплитудно-временного дис. криминатора, первый управляющий вход кото- 30
рого соединен с выходом блока программного управления, соединенным также с управляющим входом регистра выходной реакции, вторые уп равняющие входы амплитудно-временного дискриминатора соединены с соответствующими 35 выходами блоков задания входных воздействий.
Кроме того каждый блок задания входных воздействий содержит буферные регистры, регистр входных воздействий, задающий регистр, группу элементов И-ИЛИ, формирователь параметров сигналов и управляемый источник напряжения, причем управляющие входы буфер— ных регистров, регистра входных воздействий и задающего регистра являются управляющим входом блока, выходы буферных регистров соединены с соответствующими входами регистра! входных воздействий и задающего регистра, выходы регистра входных воздействий соединены с первой группой входов формирователя параметрос сигналов, вторая группа входов которого соединена с выходами элементов И-ЙЛИ группы, первые входьГ которых соединены с
''’^“'ч"'%ь1х0дами‘'з^ —'
являются задающими входами блока, выходы
формирователя параметров сигналов являются
выходами блока, а вход соединен с первым выхо’Дбм управляемого источника напряжения, управляющий вход которого соединен с управляющим входом блока, а второй выход является управляющим выходом блока.
На фиг. 1 приведена блок-схема предлагаемого устройства программного контроля;на фиг. 2 функциональная схема блока задания входных воздействий.
Устройство содержит объект 1 контроля, блок 2 программного управления, коммутатор 3 входов, коммутатор 4 выходов, блок 5 задания входных воздействий, амплитудно-временной дискриминатор 6, управляемый генератор 7 импульсов, блок 8 памяти, буферный регистр 9, регистр 10 входных воздействий, формирователь И параметров сигналов, задающий регистр 12, блок 13 элементов И-ИЛИ, управляемый источник 14 напряжения, регистр 15 выходной реакции, коммутатор'16 слов, схему 17 сравнения.
Работает устройство следующим образом.
Перед началом проверки объекта 1 контроля производится ввод программы контроля в блок 2 программного управления, а коммутатору 3 входов и коммутатору 4 выходов задаются соответствующие соединения цепей объекта контроля с блоками 5 задания входных воздействий и 6 амплитудно-временного дискриминатора.
Коммутатор 3 входов и коммутатор 4 выходов вместе представляют собой ί х К - полюсник,
где К ’= (т + п);
Ь — общее число контактов объекта 1 контроля;
η - число входов; ш - число выходов.
Причем коммутаторы 3 и 4 позволяют разбить все ί контакты объекта 1 контроля на группы по функциональным и амплитудно-временным признакам. Поэтому тест может реализоваться за Одно или несколько обращений к Памяти блока 2 программного управления, что Приводит к сокращению требуемого объема памяти для хранения тестов и к реализации тестов с более высокой частотой. Кроме того, любой сигнал с программного генератора импульсов 7 можно подать на любой вход объекта 1 контроля, что позволяет обойтись при реализации сложных циклограмм входных воздействий меньшим числом каналов с управляемого генератора 7 импульсов.
По начальному адресу программы контроля блок 2 программного управления выдает в исполнительные устройства следующую управляющую информацию о режиме контроля; в управляемый генератрр 7 импульсов код, определяющий временное положение сигнала фиксации реакции испытуемого объекта 1, временные параметры выходных сигналов блока 5 задания входных воздействий частоту реализации тестов блоком 2 программного управления; в блок 8 '
• ·~'=® ыМ
5 7601
памяти задается информация о номерах анализируемых выходов объекта контроля 1; в блок 5 задания входных воздействий - информация, определяющая амплитудные значения сигналов входных воздействий и ожидаемые величины 5 амплитуд сигналов выходных реакций объекта контроля, а также напряжения питания, подаваемые на объект контроля.
Затем из блока 2 программного управления в блоки 5 задания входных воздействий выда- ю ется информация команды формирования параллельного вектора входных воздействий и по одной из команд, содержащей специальный признак в коде операции, производится подача данного вектора на объект контроля. 15
Далее рассмотрим работу блока 5 задания входных воздействий. Информация из блока 2 программного управления записывается в буферные регистры 9. Один из них предназначен для 20 хранения информации о входных воздействиях, которая по сигналу блока 2 программного управления передается в регистр 10 входных воздействий, а далее через формирователь 11 параметров сигналов и коммутатор 3' входов по- 25 дается на объект 1 контроля. При этом момент подачи входных воздействий определяется управляемым генератором 7 импульсов.
Другой буферный регистр 9 совместно с задающим регистром 12 может выполнять функции аналогичные вышеописанным. В данном случае информация из буферного регистра 9 переписывается в задающий регистр 12, а далее через один из элементов блока 13 элементов И-ЙЛИ, формирователь 11 параметров сигналов и коммутатор 3 входов подается на объект 1 контроля.
Кроме того, в режиме импульсных воздействий через данный буферный регистр 9 в задающий регистр 12 пересылается информация о полярности импульсных сигналов, которые будут поданы под управлением сигналов блока 2 программного управления с генератора 7 импульсов на соответствующие входы блока 13 элементов И-ИЛИ, а далее на формирователь 11 параметров сигналов, который формирует амплитудные значения сигналов входных воздействий с помощью управляемого источника 14 напряжения, информация о параметрах на который поступает из блока 2 программного управления.
Сигналы выходной реакции объекта 1 контроля через коммутатор 4 выходов поступают на блок 6 амплитудно-временной дискриминации, который преобразует их к уровню. логического нуля или единицы согласно установленным параметрам селекции, и далее запоминаются в регистре 15 выходной реакции. При этом в регистр 15 записывается логическое значение (”0” или ”1”) выходного сигнала, если его значение
лежит В заданных пределах или инверсное зна-ι' чение в противном случае. Зафиксированная в регистре информация поочередно по сигналам блока 2 программного управления подается посредством коммутатора 16 слов на схему 17 сравнения. Параллельно с выборкой коммутатором 16 слов информации очередной группы разрядов регистра 15 выходной реакции производится обращение к блоку 8 памяти по соответствующему адресу и выборка информации о номерах выходов объекта 1 контроля, которые анализируются в данной проверке, а на схему 17 сравнения подается информация, соответствующая эталонной (ожидаемой) реакции объекта 1 контроля.
Схема 17 сравнения вырабатывает выходной сигнал, информирующий блок 2 программного управления о соответствии или несоответствии анализируемой информации норме. В случае не· соответствия на элементах индикации блока 2 программного управления высвечивается информация выходной реакции испытуемого объекта, эталонной реакции и анализируемых выходах объекта контроля, а блок 2 программного управления вызывает программу обработки обнаруженной ошибки. При отсутствии сигнала неисправности продолжается исполнение основной программы контроля — подача входных воздействий и анализ полученной информации с объекта 1 контроля до конечного адреса основной программы контроля.
Предлагаемое устройство обеспечивает качественный контроль объекта проверки за счет возможности задания на его входы сложной временной циклограммы входных воздействий, а также за счет амплитудно-временной дискри,минации выходной реакции объекта контроля, позволяющей проанализировать выходные сигналы произвольной формы, в том числе и импульсные.
ί

Claims (2)

  1. Формула изобретения
    . 1. Устройство программного контроля, содержащее блок программного управления, блоки задания входных воздействий, коммутатор входов, коммутатор выходов, коммутатор слов, схему сравнения, причем выход блока программного управления соединен с управляющими входами блоков задания входных воздействий и схемы сравнения, выход которой соединен со входом блока Программного управления, выходы блоков задания входных воздействий через коммутатор входов соединены со входами объекта контроля, выходы которого соединены со входами коммутатора выходов, выход коммутатора слов соединен с первым чнформационным входом схемы сравнения, отличающееся тем, что, с целью повышения досто760103
    ' верности и уменьшения времени контроля, оно содержит управляемый генератор импульсов, амплитудно-временной дискриминатор, регистр выходной реакции, блок памяти, причем выхоДЬ1 коммутатора выходов соединены с соответ- 5 ствующими входами амплитудно-временного дискриминатора, выходы которого соединены со
    ) входами регистра выходной реакции, выходы которого соединены с .соответствующими входами коммутатора слов, управляющий вход котОрого соединен с управляющим входом блока памяти и выходом блока программного управления, а выход — со вторым информационным входом схемы сравнения, вход управляемого генератора импульсов соединен с выводом бло- β ка' программного управления, а выходы — с за-. дающими входами блоков заданий входных воздействий блока программного управления и амплитудно-временного дискриминатора, первый управляющий вход которого соединен с выхо- 20 дом блока программного управления, сОеднненным также с управляющим входом регистра выходной реакции, вторые управляющие входы
    ‘ амплитудно-временного дискриминатора соединсНы с соответствующими выходами блоков за- 25 Дания входных воздействий.
  2. 2. Устройство по π. 1, о т л и ч а ю щ ее с я тем, что каждый блок задания входных
    воздействий содержит буферные регистры, регистр входных воздействий, задающий регистр, группу элементов И-ИЛИ, формирователь параметров сигналов и управляемый источник напряжения, причем управляющие входы буферных регистров, регистра входных воздействий и задающего регистра являются управляющим входом блока, выходы буферных регистров соединены с соответствующими входами регистра входных воздействий и задающего регистра, выходы регистра входных воздействий соединены с первой группой входов формирователя параметров сигналов, вторая группа входов которого соединена с выходами элементов И-ИЛИ группы, первые входы которых соединены с выходами задающего регистра, а вторые входы являются задающими входами блока, выходы формирователя параметров сигналов являются выходами блока, а вход соединен с первым . выходом управляемого источника напряжения, . управляющий вход которого соединен с управляющим входом блока, а второй выход является управляющим выходом блока.
SU772487938A 1977-05-20 1977-05-20 Устройство программного.контроля i SU760103A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772487938A SU760103A1 (ru) 1977-05-20 1977-05-20 Устройство программного.контроля i

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772487938A SU760103A1 (ru) 1977-05-20 1977-05-20 Устройство программного.контроля i

Publications (1)

Publication Number Publication Date
SU760103A1 true SU760103A1 (ru) 1980-08-30

Family

ID=20709799

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772487938A SU760103A1 (ru) 1977-05-20 1977-05-20 Устройство программного.контроля i

Country Status (1)

Country Link
SU (1) SU760103A1 (ru)

Similar Documents

Publication Publication Date Title
US4606025A (en) Automatically testing a plurality of memory arrays on selected memory array testers
US4102491A (en) Variable function digital word generating, receiving and monitoring device
US3470542A (en) Modular system design
US4167780A (en) Data processing unit having scan-in and scan-out means
US6202186B1 (en) Integrated circuit tester having pattern generator controlled data bus
US3927371A (en) Test system for large scale integrated circuits
US9279857B2 (en) Automated test system with edge steering
US4799220A (en) Dynamic system for testing an equipment
EP0093229B1 (en) Test apparatus and method
US3921139A (en) Test system having memory means at test module
US4965768A (en) Semiconductor device having programmable read only memory cells for specific mode
SU760103A1 (ru) Устройство программного.контроля i
US3665454A (en) Variable rate display generator
US4970679A (en) Pulse input apparatus
RU2072546C1 (ru) Система для программного управления технологическим оборудованием
EP0293261B1 (en) Digital in-circuit tester having channel-memory erase-preventer
US3437874A (en) Display for binary characters
RU2029986C1 (ru) Устройство для контроля
SU1509907A1 (ru) Устройство дл отладки и контрол программ
SU985764A1 (ru) Система автоматического контрол параметров электронных схем
EP0293260A2 (en) Digital in-circuit tester having a channel-driver inhibitor
SU890442A1 (ru) Устройство дл контрол оперативных запоминающих блоков
SU1486994A1 (ru) Программное задающее устройство
SU546888A1 (ru) Устройство дл контрол цифровых объектов
SU1160260A1 (ru) &#34;cпocoб дeфektaции пoдшипhиkob kaчehия&#34;