SU760123A1

SU760123A1 - Интегратор 1

Info

Publication number: SU760123A1
Application number: SU782610714A
Authority: SU
Inventors: Nikolaj T Kharin
Original assignee: Nikolaj T Kharin
Priority date: 1978-05-04
Filing date: 1978-05-04
Publication date: 1980-08-30

Description

Изобретение относится к дискретным системам управления, к измеритель· ной технике и предназначено для интегрирования дискретных 'сигналов.

Известны дискретные интеграторы, 5 реализующие интегрирование, например, по методам прямоугольника, трапеции Симпсона "1/3'' и "3/8" Уэддля, выполненные на сумматорах, усилителях и блоках памяти [1]. Ю

Существенный недостаток этих интеграторов заключается в малой точности при увеличении спектра частот входных сигналов.

Наиболее близким по технической 15 сущности к предложенному является интегратор^ содержащий первый [Сумматор/ первый вход которого череэ первый усилитель соединен с выходом ключа, вход которого является входом интег- 20 ратора, три блока памяти, соединенные последовательно, вход первого < блока памяти подключен к выходу первого сумматора, соединенному с первым . входом второго сумматора, второй 25 вход которого через второй усилитель подключен к выходу первого блока памяти, соединенному череэ третий усилитель со вторым входом первого сумматора, выход второго блока памяти 30

2

через четвертый усилитель подключен к (третьему входу второго сумматора [2].

Недостатком такого.интегратора является снижение точности интегрирования при дальнейшем повышении частоты Входных сигналов.

Цель предлагаемого изобретения повышение точности интегрирования.

Эта цель достигается тем, что в интегратор введены дополнительно блок памяти, усилители и два инвертора, причем дополнительный блок памяти включен между выходом третьего блока памяти и четвертым входом второго сумматора, выход третьего блока памяти Через первый дополнительный усилитель подключен к пятому входу второго . сумматора и через последовательно соединенные первый инвертор и второй дополнительный усилитель соединен с |третьим^входом первого сумматора, четверть® вход которого через второй инвертор подключен к выходу дополнительного блока памяти.

, (Интегратор имеет передаточную функцию’

Т 4 »26 ζ~^66ζ'²⁺26ζ~^λ+ ζ'^{1 * * 4,}

* 1 + Юг-·»

760123

На фиг. 1 представлена Функцио-" калькаясхема интегратора; на фиг. 2 сравнительные амплитудно-частотные характеристики различных интегратоРО». - - - = ......· *

Интегратор содержит ключ 1, усили- 5 тель 2 с коэффициентом усиления·^, первый сумматор 3 с четырьмя входами, последовательно соединенные блоки 4, 5, 6 памяти наТ с каждый, допол......нительный блок 7 памяти, инверторы' «п

8, 9, усилители 10, 11, 12, 13, 14 соответственно с коэффициентами усиления, равными 26, 66, 26, 10, 10, и второй сумматор 15 на пять входов.

Выход блока 6 памяти через инвертор 8, усилитель 13 соединен со входом сумматора 3 и через усилитель 12 со входом сумматора 15; выход сумматора 3 соединен со входом сумматора 15 " уерез четыре последовательно соединенные блоки 4-7 памяти, последний из 20 которых является дополнительным.

Работает устройство следующим образом.

Дискретный сигнал х (кТ) с ключа 1 через усилитель 2 поступает на сумма- 25 тор 3, где суммируется с задержанными, в блоках 4-7 памяти, усиленными в~ усилителях 13, 14 и инвертированными в инверторах 8, 9 выходными сигналами блоков памяти. Результирующий сиг- зд нал с сумматора 3 непосредственно и Через те же последовательно соединенные блоки памяти поступает на второй, сумматор 15, где происходи⁴!· их сложение с сигналами усилителей 10, 11, 35

12, на входы которых соответственно поступают сигналы/с блоков 4, 5, б памяти. Выходной сигнал х (кТ) в виде интеграла от входного сигнала х(кТ) снимается с сумматора 15. О точности дд интегратора мбжно судить по близости его частотной характеристики к характеристике идеального интегратора. ,

По передаточной функции определена частотная характеристика интегратора

ι ίω*τ «Т соэ²соэТ+13со561Т4 16 ωΤ)/2.=θ 5<ηωΤ(οο5ωΤ+5)

На фиг. 2 представлены амплитудные характеристики (АЧХ) известных и предлагаемого интеграторов. Йз графиков видно, что АЧХ предлагаемого интегратора ближе всех и в большем диапазоне __ частот расположена к АЧХ идеального ⁵⁵интегратора и, следовательно, его точность выше остальных дискретных интеграторов.

Например, при псевдочастоте ωΤ =

=-^ относительные погрешности'дискретных интеграторов имеют следующие значения: интегратор-прототип - 2%, 'Предлагаемый интегратор - 0,531%.

Из этих данных видно, что предлагаемый интегратор значительно точнее известных, а по сравнению с прототипом почти в четыре раза. Одновременно существенно расширен диапазон частот, в котором обеспечивается высокая точность интегрирования.

Claims

Формула изобретения

Интегратор,, содержащий первый сумматор, первый вход которого через первый· усилитель соединен с выходом ключа, вход которого является входом интегратора, три блока памяти, соединенные последовательно, вход первого блока памяти подключен к выходу первого сумматора, соединенному с первым-входом второго сумматора, второй вход которого через второй усилитель подключен к_авыходу первого блока памяти, соединенному через третий усилитель со вторым входом первого сумматора, . выход второго блока памяти через четвертый усилитель подключен к третьему входу второго сумматора, отличающийся тем, что, с целью повышения точности интегрирования, в него введены дополнительный блок памя'ти, дополнительные усилители и два /инвертора’,· причем дополнительный блок памяти включен между выходом третьего блока памяти и четвертым входом второго сумматора, выход третьего блока памяти через первый дополнительный усилитель подключен к пятому входу второго сумматора и через последовательно соединенные . (первый инвертор и второй дополнительный усилитель соединен с третьим входом первого сумматора, четвертый вход которого через второй инвертор подключен К выходу дополнительного блока памяти.