SU771727A2 - Реверсивный сдвигающий регистр - Google Patents

Реверсивный сдвигающий регистр Download PDF

Info

Publication number
SU771727A2
SU771727A2 SU782677413A SU2677413A SU771727A2 SU 771727 A2 SU771727 A2 SU 771727A2 SU 782677413 A SU782677413 A SU 782677413A SU 2677413 A SU2677413 A SU 2677413A SU 771727 A2 SU771727 A2 SU 771727A2
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
information
bus
input
Prior art date
Application number
SU782677413A
Other languages
English (en)
Inventor
Владимир Николаевич Бессмертный
Олег Павлович Езерницкий
Original Assignee
Предприятие П/Я В-8025
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8025 filed Critical Предприятие П/Я В-8025
Priority to SU782677413A priority Critical patent/SU771727A2/ru
Application granted granted Critical
Publication of SU771727A2 publication Critical patent/SU771727A2/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

1
Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при реализации технических средств дискретной автоматики.
По основному авт. св. Г 643975 известен реверсивный сдвигающий регистр, содержащий в каждом разр де элементы 2 И-ИЛИ, IKRS-триггеры , элементы ИЛИ.
Недостатком известного реверсивного сдвигающего регистра  вл етс  ограниченность функциональных возможностей , так как устройство не может производить вычисление дискретной информации.
Целью изобретени   вл етс  расширение функциональных возможностей регистра за счет обеспечени  вычитани  дискретной информации.
Поставленна  цель достигаетс  тем, что в предлагаемый реверсивный сдвигающий регистр, содержащий первые элементы 2И-ИЛИ, IKRS-триггеры , R-входы которых подключены к шине сброс, К-входы - к выходг1М одних из первых элементов 2И-ИЛИ, управл ющие входы которых соединены с шиной направлени  сдвига, информационные входы - с выходами предыдущего и последующего I KRS-триггеров , S-входы которых подключены к шине записи, шины управлени  счетом тактовых сигналов сдвига, вторые
5 элементы 2И-ИЛИ и элементы ИЛИ, входы которых подключены к выходам других первых элементов 2И-ИЛИ, св занным с шиной управлени  счетом, вторые управл ющие входы вторых эле10 метов 2И-ИЛИ соединены с шиной тактовых сигналов сдвига, информационный вход одного из вторых элементов 2И-ИЛИ соединен, со счетным входом регистра, информационные входы других вторых элементов2И-ИЛИ соединены с выходами соответствуннцих IKRSтриггёров , выходы элементов ИЛИ соединены с I-входами IKRS-триггеров, С-входы которых подключены Jf выходам соответствующих вторых элементов 2И-ИЛИ, введены шины вычитани , элементы или в каждом-разр де , причем один из входов первого элемента ИЛИ подключен к шине вычитани , другой - к шине сложени , выход подклк1чен к одному из входов элемента 2И-ИЛИ, выходы элементов ИЛИ, кроме первого, подключены к входгил соответствующих элементов

Claims (1)

  1. Зр 2И-ИЛИ. и элементы И в каждом разр де , причем одни из входов первых элементов И подключены соответствен но к шинам сложени  и вычитани , другие - к соответствуювдим выходам IKRS-триггера, одни из входов элементов И, кроме первых, подключены к выходам соответствующих элементов ИЛИ, а другие - к выходам соответствук цих I KRS-триггеров. На чертеже представлена функциональна  схема предложенного реверсивного сдвигаквдего регистра. Реверсивный-регистр содержит эле менты ИЛИ 1-6, элементы 2И-Ш1И 7-12 IKRS-триггеры 13, 14 и 15, элементы И 16-19. Первые управл к дие входы элемен7 тов 2И-ИЛИ 7, 9 и 11 подключены к шине 20 тактовых сигналов сдвига, первые информационные входы этих элементов соединены со вторыми упра л ющими входами этих же элементов и подключены к шине 21 разрешени  счета, к которой подключены также одни из входов схем ИЛИ 2, 4 и б, выходы которых соединены с I -входами триггеров 13, 14 и 15, S-входы триггеров подключены к шинам 28, 29 и 30 параллельного ввода информации , входы соединены с выходами элементов 2И-ИЛИ 7, 9 и 11, а R-вхо ды соединены с шиной 27 сброса. Вто рые информационные входы элементов 2И-ИЛИ 9 и 11 подключены соответственно через элементы ИЛИ 3 и 5 к вы ходам элементов И 16 и 18, на один из входов которых соответственно подключены единичные выходы триггеров 13 и 14, к первым информацион ным входам элементов 2И-ИЛИ 13 и 14 и к первым информационным входам .элем,ентов 10 и 12, при этом первый информационный вход элемента 2И-ИЛИ 12 подключен ко второму информационному входу элемента 2И-ИЛИ 8. Другой вход элемента И 18 подключен к выходу элемента И 16, а др гой вход элемента И 16 подключен к шине 22 сложени  и к одному из входов элемента ИЛИ 1, выход которого подключен ко второму информационном входу элемента 2И-ИЛИ 7. Шина 23 вычитани  подключена к другому входу элемента ИЛИ 1 и к одному из входов элемента И 17, дру гой вход которого подключен к нуле вому выходу триггера 13, а его вы подключен к другому входу элемента ИЛИ 3 и одному из входов элемента И 19, другой вход которого подключе к нулевому выходу триггера 14, а его выход подключен к другому входу элемента ИЛИ 5. Вход 24 последовательного ввода информации подключен к первому информационному входу элемента 2И-ИЛИ 8. Первые управл ющие входы элементов 2И-ЙЛИ 8, 10 и.12 подключены к шине 26 разрешени  сдви1:а влево. Второй информационный вход элемен .та 2И-ИЛИ 10 подключен к единичному выходу триггера 15. Вторые управл ющие входы элементов 2И-ИЛИ 8, 10 и 12 подключены к шине 25 разрешени  сдвига вправо. Выходы элементов 2И-ИЛИ 8, 10 и 12 подключены соответственно к другим входам элементов ИЛИ 2, 4 и 6 и к К-вхОдам триггеров 13, 14 и 15. Устройство работает следующим образом. Дл  осуществлени  операций сложени  и вычитани  необходимо на шину 21 подать сигнал разрешени  {логическа  1) и тем самым обеспечить счетный режим триггеров 13, 14 и 15 с помощью элементов ИЛИ 2, 4 и 6, а также прохождение сигналов счета через элементы И-ИЛИ 7, 9 и 11. При этом на шины 28, 29 и 30 подключаетс  логическа  1, а на остальные шины - логический О. Дл  осуществлени  сдвига вправо подаетс  разрешение (логическа  1) на шину 25, При этом на вход каждого последующего триггера подключаетс  выход предыдущего через элементы 2И-ИЛИ 8, 10 и 12. При этом на шины 27, 28, 29 и 30 подана логическа  1, по шине 20 подаетс  тактова  частота сдвига, и на остальные шины подаетс  логический О. Если ко входу 24 подключить источ; ник информации, то при сдвиге вправо одновременно будет вводитьс  последовательно информаци . В зависимости от необходимости конечного состо ни  регистра вход 24 можно подключить к логической 1, или О. Длина сдвига информации отвечает количеству тактовых сигналов сдвига. При необходимости сдвига информации влево разрешение (логическа  1) подаетс  на шину 26, а на шину 25 - логический О. При этом ко входу каждого предыдущего триггера подключаетс  выход каждого последующего через элементы 2И-ИЛИ 8, 10 и 12. Сигналы на остальных шинах отвечают состо нию при сдвиге вправо. Тактовыми импульсами информаци  сдвигаетс  влево на необходимую длину. Параллельный ввод информации в устройство осуществл етс  по шинам 28, 29 и 30 на 5-входа1 IKRS-триггеров 13, 14 и 15. Шина 27 используетс  дл  сброса триггеров каждого- разр да в нулевое положение подачей логического О на R-входы }KRS-триггеров. Таким образом, комбиниру  в соответствии с программой, операции счета , вычитани , сдвига и ввода информации можно осуществл ть получение необходимого сочетани  информации на выходе сдвигающего регистра. Использование реверсивного сдвигающего регистра в качестве реверси ного счетчика позволит сократить аппаратуру и .достигнуть технико-эко номического эффекта. Формула изобретени  Реверсивный сдвигающий регистр по авт. св. № 643975, отличающийс  тем, что, с целью расширени  функциональных возможностей регистра за счет обеспечени  вычитани  дискретной информации, в него введена шина вычитани , элементы ИЛИ в каждом разр де, причем один из входов первого элемента ИЛИ под76 ключен к шине вычитани , другой к шине сложени , выход подключен к одному из входов элемента 2И-ИЛИ, выходы элементов ИЛИ, кроме первого, подключены к входам соответствующих элементов 2И-ИЛИ, и элементы И в каждом разр де, причем один из входов первых элементов И подключены соответственно к шинам сложени  и вычитани , другие - к соответствующим выходам I КRS-триггера, одни из входов элементов И, кроме первых, подключены к выходам соответствующих элементов И и входам соответствующих элементов ИЛИ, а другие - к выходам соответствующих IKRS-триггеров.
SU782677413A 1978-10-23 1978-10-23 Реверсивный сдвигающий регистр SU771727A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782677413A SU771727A2 (ru) 1978-10-23 1978-10-23 Реверсивный сдвигающий регистр

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782677413A SU771727A2 (ru) 1978-10-23 1978-10-23 Реверсивный сдвигающий регистр

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU643975 Addition

Publications (1)

Publication Number Publication Date
SU771727A2 true SU771727A2 (ru) 1980-10-15

Family

ID=20790677

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782677413A SU771727A2 (ru) 1978-10-23 1978-10-23 Реверсивный сдвигающий регистр

Country Status (1)

Country Link
SU (1) SU771727A2 (ru)

Similar Documents

Publication Publication Date Title
GB1101851A (en) Generalized logic circuitry
GB1240110A (en) Improvements in or relating to switching circuits
GB1203730A (en) Binary arithmetic unit
SU553749A1 (ru) Пересчетное устройство
SU1750059A1 (ru) Счетное устройство с управл емым коэффициентом пересчета
SU593317A1 (ru) Реверсивный регистр сдвига
SU1383492A1 (ru) Вычитающий декадный счетчик дл семисегментных индикаторов
SU488344A1 (ru) Реверсивный распределитель
SU1019447A1 (ru) Двоично-дес тичный кодочастотный перемножитель
KR840001223B1 (ko) 래치회로가 부착된 시프트 레지스터
SU834930A2 (ru) Реверсивный дес тичный счетчик
SU427388A1 (ru) Устройство сдвига
RU2022468C1 (ru) Устройство для преобразования кодов
SU1332365A1 (ru) Устройство дл индикации
SU1488833A1 (ru) Блок формирования адресов для преобразования уолша (54)
SU1677865A1 (ru) Реверсивное счетное устройство
SU839061A1 (ru) Счетчик импульсов со схемой обнару-жЕНи ОшибОК
GB1123284A (en) Improvements in or relating to buffer registers
SU824449A1 (ru) Реверсивный счетчик
SU903860A1 (ru) Устройство дл сравнени чисел
SU657604A1 (ru) Широтно-импульсный модул тор
SU871166A1 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU518003A1 (ru) Реверсивный дес тичный счетчик импульсов
SU842789A1 (ru) Микропроцессорна секци
SU798815A1 (ru) Устройство дл сравнени чисел