SU773724A1 - Запоминающее устройство со считыванием без разрушени информации - Google Patents

Description

1

Изобретение относитс  к запоминающим устройствам.

Известно устройство, содержащее блок управлени , п запоминан цих блоков с входными коммутационными элементами, адресные и разр дные формирователи токов записи с выходными коммутационными элементами, которые подключены к входным коммутационным элементам одного из запоминающих блоков, и---дешифратор запоминающих блоков 1 .

Недостатком этого запоминающего устройства  вл етс  ограничение функциональных возможностей и невысокое быстродействие из-за отсут- стви  режима автоматической перезаписи информсщии из одного массива адресов в другой.

Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  запоминающее устройство без разрушени  информации, содержащее регистр адреса, св занный с первыми, а через формирователи адресных токов записи и первый коммутатор - со вторыми входамип запоминающих блоков, третьи входы которых подключены через дешифратор базового адреса к первым выходам регистра

базового, адреса, а четвертые входы через второй коммутатор и формирователи разр дных токбв записи - к выходам регистра числа, выходы которого соединены с выходами запоминающих блоков, блок управлени , первый вход которого св зан с регистром установки массива адресов, второй с первым выходом блока задани  режимов, а-выход - с регистром базового адреса 2 .

Недостатком этого запоминающего устройства  вл етс  невысокое быстродействие из-за отсутстви  режима

15 автоматической перезаписи информации из одного массива адресов в другой .

Цель изобретени  - повышение бы . стродействи  устройства за счет введени  режима автоматической перезаписи информации из одного массива адресов в другой.

Поставленна  цель достигаетс  тем, -что в запоминающее устройство со

25 считыванием без разрушени  информации, содержащее накопители, блок управлени , формирователь адресных токов записи, формирователь разр дных токов записи, два коммутатора, регистр

Claims (2)

1. 30 адреса, регистр .базового адреса. дешифратор, регистр считывани , ре гистр записи, блок местного управле ни  и регистр числа, причем первые и вторые входы накопителей соединены соответственно с первым входом формировател  адресных токов записи и выходом регистра адреса и с вы ходами первого коммутатора,третьи и четвертые входы накопителей подключены соответственно к выходам дешифратора и к выходам второго ком мутатора, вход первого коммутатора соединен с выходом формировател  свдресных токов записи, второй вход которого подключен к п тым входам накопителей, первому выходу блока управлени  и первому входу формировател  разр дных токов записи, второй вход которого соединен с выходом регистра числа, а выход - со входом второго коммутатора, выходы накопителей подключены ко входу регистра числа, первый вход блока управлени  соединен с первым выходо блока местного управлени , а второй выход г со входом регистра адреса и первым входом регистра базового адреса, выход которого подключен ко входу дешифратора, введены третий коммутатор и блок переключени  режимов , первый, второй и третий выходы которого соединены соответственно со вторым, третьим и четвер тыми выходами блока местного управлени , а первый, второй и третий выходы блока переключени  режимов подключены соответственно ко второму , третьему и четвертому входам блока управлени , первый и второй входы третьего коммутатора сое динены соответственно с третьим и четвертым входами блока управлени  третий и четвертый входы - соответственно с выходом регистра считы вани  и с выходом регистра записи, выход третьего коммутатора подключен ко второму входу регистра базо вого адреса. При этом блок переключени  режи целесообразно выполнить содержащим триггер, генератор импульсов, четы ре элемента И, элемент НЕ и два элемента ИЛИ, причем выход генератора импульсов соединен со счетным входом триггера, нулевой и единичн выходы которого подключены соответ ственнЬ к первым входам первого и второго элементов И, первый вход третьего элемента И, первый вход четвертого элемента И, вторые входы первого и второго элементов и вход элемента НЕ соединены соответственно с первым, вторым и тре тьим .входами блока переключени  режимов.. выход элемента НЕ подключен ко вторым -входам третьего и четвертого элементов И, выходы первого и третьего элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ выходы второго и четвертого элементов И, подключены соответственно к первому и второму входам второго элемента ИЛИ, выходы генератора импульсов, первого и второго элементов ИЛИ соединены соответственно с первым, вторым и третьим выходами; блока переключени  режимов. Третий коммутатор целесообразно выполнить содержащим .п тый и шестой элементы И и третий элемент ИЛИ, причем выходы п того, шестого эле- . ментов И подключены соответственно к первому и второму входам третьего элемента ИЛИ, выход которого соединен с выходом третьего коммутатора , первый и второй входы п того элeмeнta И подключены соответственно к первому и третьему входам, а первый и второй входы шестого элемента И - ко второму и четвертому входам третьего ком 4утатора. На чертеже изображена принципиальна  схема предложенного устройства . Устройство содержит накопители 1, блок 2 управлени , формирователь 3 адресных токов, формирователь 4 разр дных токов записи, первый 5и второй б коммутаторы,регистр 7 адреса, регистр 8 базового адреса, дешифратор 9, регистр 10 считывани , регистр 11 записи, блок 12 переключени  режимов, блок 13 местного управлени , третий коммутатор 14 и регистр 15 числа. Перйые и вторые входы накопителей соединены соответственно с первым входом формировател  3 адресных токов записи и выходом регистра 7 адреса и с выходами первого коммутатора 5. Третьи и четвертые входы накопителей 1 - 1, подключены соответственно к выходам дешифратора 9 и к выходам второго коглмутатора б. Вход первого коммутатора 5 соединен с выходом формировател  3 адресных токов записи, второй вход которого подключен к п тым входам накопителей , 1.- 1, первому выходу блока 2 управлени  и первому входу формировател  4 разр дных токов записи, второй вход которого соединен с выходом регистра 15 числа, а выход - со входом второго коммутатора б. Выходы накопиЗУ , подключены ко входу телей регистра 15 числа. Первый вход блока 2 управлени  соедине-н с первым выходом блока 13 местного управлени , а второй выход - со входом .регистра 7 адреса и первыми входами регистра 8 базового адреса, выход которого подключен ко входу де ,шифратора 9. Первый, второй и третий входы Ьлока 12 .переключени  режимов соединены соотв-ётственно со вторым третьим и четвертым выходами блока 13 местного управлени . Первый, второй и третий выходы- блока 12 переключени  режимов подключены соответственно ко второму, тр.етьему и четвертому входам блока 2 управлени . Первый и второй входы третьего коммутатора 14 соединены соответственно с третьим и четвертым входами блока управлени , трет ми и четвертки входы - соответственно с выходом регистра,10 считывани  и с выходом регистра 11 записи. Выход третьего коммутатора 14 подключен ко второму входу регистра базового адреса 8. Блок 12 переключени  режимов содержит триггер 16, генератор импульсов 17, первый 18 и второй 19 элементы И, элементы НЕ 20, первый 21 и второй 22 элементы ИЛИ, третий 23 и четвертый 24 элементы И. Выход генератора 17 импульсов соединен со счетным входом триггера 16, нулевой и единичный выходы которого подключе ны соответственно к первым входс1м первого 18 и второго 19 элементов и. Первый вход третьего элемента И 23, первый вход четвертого элемента И 24 вторые входы первого 18 и второго 19 элементов И и выход элемента НЕ 20 соединены соответственно с первым, вторым и третьим выходами блока 12 переключени  режимов. Выход элемента НЕ подключен ко вторым входам третьего 23 и четвертого 24 элементов И. Выходы первого 18 и третьего элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ 21. Выходы второго 19 и четвертого 24 элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ 22. Выходы генератора импульсов 17, первого 21 и второго 22 элементов ИЛИ соединены соответственно с первым, вторым и третьим выходами блока переключени  режимов 12. Коммутатор 14 содержит п тый 25 и шестой 26 элементы И и третий 27 элемент ИЛИ. Выхо ,ды п того 25 и шестого 26 элементов И подключены соответственно к . первому и второму входам третьего эл мента ИЛИ 27, выход которого соедине с выходом третьего коммутатора 14. Первый и второй входы п того элемента И 25 подключены соответственно к первому и третьему входам, а первый и второй входы шестого элемента И 26 ко второму и четвертому входам треть го коммутатора 14. Устройство работает следующим обр зом. Если блоком 13 местного управлени установлен режим перезаписи, то с ег второго выхода поступает потенциал разрешени  в блок переключени  режим на вторые входы первого 18 и второго 19 элементов И и на вход элемента НЕ 20, с выхода которого поступает потенциал запрещени  на вторые входы третьего 23 и четвертого 24 элементов И. Под воздействием импульсов, посту пающих с выхода генератора 17 импуль сов.на счетный вход триггепа 16, последний попеременно измен ет саов состо ние. Иэмен ющ)-:зс  сссто  1и  счетного триггера 16 поступают на первые входы открытых элементов И 18 и 19. В результате в соо-.ветствии с состо нием триггера 16 через элементы ИЛИ 21 и 22 на четвертый и третий входы блока 2 управлени  поступают потенциалы, определ ющие режим работы запоминающего устройства , т.е. режим считывани  или записи . Эти же потенциалы поступают на первый и второй входы третьего коммутатора 14. Таким образом, осуществл етс  автоматическое переключение режима работы запоминающего устройства. Потенциал, определ ющий режим считывани , поступает с выхода элемента ИЛИ 21 на первый вход п того элемента И 25, а потенциал, определ юющий режим записи, поступает с выхода элемента ИЛИ 22 на первый вход второго элемента И 26. Таким образом , в зависимости от режима работы открываетс  элемент И 25 или элемент И 26. В результате через элемент ИЛИ 27 на второй вход регистра базового адреса 8 поступает код одного из накопителей 1 - 1., установленный заранее на регистре 10 считывани  и регистре 11 записи, и происходит поочередна  выборка того из накопителей 1,,, из которого необходимо считать информацию, того из накопителей 1 - 1, в который эту информацию надо записать. Считанна  из выбранного накопител  1, информаци  поступает на регистр 15 числа. После автоматического переключени  с режима считывани  на режим записи и выборки накрпител  1 - 1,, в который необходимо записать считанную информацию , по сигналам, поступающим со второго выхода блока 2 управлени  в соответствии с кодом числа, хран щимс  в регистре 15 чиспа, сбрасывают формирователи разр дных токов записи 4, выходы которых соединены через разр дный коммутатор 6 с четвер-тыми входами того из накопителей 1у - (,, в котором необходимо записать информацию, и происходит запись этого числа в выбранный накопитель. Текущий адрес накопителей 1к.вырабатываетс  автоматически в регистре базового адреса 8 по сигналам, поступающим на его вход со второго выхода блока управлени . При этом регистр 7 блока работает в хзчетном режиме. Если в блоке 13 местного управлени  установлен режим Считывание или Запись, то с его второго или третьего выходов соответственно поступает потенциал, определ ющий режим , на первые в5{оды третьего и четвертого элементов И 23 и 24, а с четвертого выхода блока 13 местного управлени  поступает потенциал запре щени  на вторые входы первого и второго элементов И 18 и 19 и через элемент НЕ 20 - потенциал раэрешени  на вторые входы третьего и четве того элементов И 23 и 24. В результа на втором и третьем выходах блока 12 переключени  режимов образуютс  потенциалы , определ ющие режим работы в соответствии с установленным в блоке 13 местного управлени . Технико-экономическое преимущество предложенного устройства заключаетс  в том, что оно обеспечивает автоматическое переключение режимов работы устройства совместно с коммутацией базового адреса и установку массива записи, что позвол ет с большой скоростью и достоверностью перезаписывать информацию из одного накопител  в другой и, в результате, повысить быстродействие запоминающего устройства со считыванием без разрушени  информации . Применение предложенного устройства дл  отладки программ в цифровых вычислительных системах управлени  позвол ет сократить врем  отладочных работ, : Формула изобретени  1. Запоминающее устройство со счи тыванием без разрушени  информации, содержащее накопители, блок управлени , формирователь адресных токов записи, формирователь разр дных токов записи, два коммутатора, регистр адреса, регистр базового адреса, дешифратор , регистр считывани , регист записи, блок местного управлени  и регистр числа, причем первые и вторые входы накопителей соединены соответственно с первым входом формировател  адресных токов записи и выходом регистра адреса и с выходами первого коммутатора, третьи и четвер тые входы накопителей подключены . соответственно к выходам дешифраторо и к выходам второго коммутатора, вхо первогоКоммутатора соединен с вы . ходом формировател  адресных токов записи, первому выходу блока управле ни  и первому входу формировател  ра р дньи; токов записи, второй вход которога соединен с выходом регистра числа, а выход - со входом второго ко1умутатора, выходы накопителей подключены ко входу регистра числэ, первый вход блока управлени  соединен с первым выходом блока местного управлени , а второй выход - со вхо дом регистра адреса и первым входом рюгист.ра базового адреса, выход кото рого подключен ко входу дешифратора отличающеес   .тем, что, с целью повышени  быстродействи  устройства , оно содержит третий коммутатор и блок переключени  режимов, первый, второй и третий входы которого соединены , соответственно, со вторым, третьим и четвертым выходами блока местного управлени ,а первый,второй и третий выходы блока переключени  режимов подключены соответственно ко второму, трютьему и четвертому входам блока управлени , первый и второй входы третьего коммутатора соединены соответственно с третьим и четвертым входами блока управлени , третий и четвертый входы - соответственно с вы- . ходом регистра считывани  и с выходом регистра записи, ВЕКОД третьего коммутатора подключен ко второму входу регистра базового адреса. 2.Устройство по п.1,о т л и ч а ю- . щ е е с   тем,что блок переключени  рех;.1ов содержит триггер,генератор импульсов , четыре элемента И,элемент НЕ и два элемента ИЛИ,причем выход генератора импульсов соединен со счетным входом триггера,нулевой и единичные выходы которого подключены соответственно к первым входам первого и второго элементов И, первый вход третьего элемента И, первый вход четвертого элемента И, вторые входы первого и второго элементов И и вход элемента НЕ соединены соответственно с первым, со вторым и с третьим входами блока переключени  режимов, выход элемента НЕ подключен ко вторым входам третьего и четвертого элементов И, выходы первого и третьего элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, выходы второго и четвертого элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выходы генератора импульсов, первого и второго элементов ИЛИ соединены соответ ственно с первым, вторым и третьим выходами блока переключени  режимов. 3. Устройство по ПП.1 и 2,0 т л Йчающеес  тем, что третий коммутатор содержит п тый и шестой эле- менты И и третий элемент ИЛИ, причем выходы п того и шестого элементов И подключены соответственно к первому и второму входам третьего элемента ИЛИ, выход которого соединен с выходом третьего коммутатора, первый и второй входы п того элемента И подключены соответственно к первому и третьему входам, а первый и второй входы шестого элемента И - ко второму и четвертому входам третьего коммутатора . Источники информации, прин тые во вним.ание при экспертизе 1. Климов И.И , и др. Полупосто нное заполн ющее устройство на тороидальных магнитных сердечниках с

   диаметральными отверсти ми, - Вопросы радиоэлектроники,сер.ЭВТ,1970, Bbm.S6, с. 143-161.
2. 2. Авторское свидетельство СССР по за вке 2610769,кл. 2 G 11 С 17/ог 1978 (прототип).