SU801242A2 - Аналого-цифровой преобразователь - Google Patents

Description

Изобретение относитс  к радвотехнике и предназначено дл  использовани  в спектрометрии ионизирующих излученвй. По основному авт. св. hfe 479245, известно устройство со/ ржаиее вхошю формирователь, аыхоА котерсго соединен с первым ВХ.СЖЯЛ коммутатс а аналс гозого сигнала, второй вхоо которсго через первый формирсеатель задержки, усидвЕтель и регул тор соедвнви с ( блжа формировани  управл ющих С1сгналов , первый вход котсрого соединен с первым выходом блсжа выделени  кода, а второй - с первым входом блока функциональней зависимости, первым входом гене ратора веса, первым входом входас о фор мировател , выходом блока выделени  интервала , а второй вход соединен со вторым генератором веса   выходом дискриминатора , вход котсрот-о соединен с выхо дом коммутатора аналогового сигнала и через второйформирователь задержки с первым входом блока сложени , выход которого соединен со вторым входом ре гул тора, а второй вход - блсж функциональной зависимости с выходом генератора веса. Этот преобразователь реализует пос едовагельное умножение остатков и имеет режима работы: основной - измерительный и дополнительный - режим линеаризации характеристики (феобразовате) л  . Однако погрешность эталонов вносит ошибку в процесс коррекции коэффициента передачи кодирующего тракта и не позвол ет с необходимой точностью устанавливать его значение. Цель изо етени  - повышение точности и быстродействи  преобразовани . Поставленна  цель достигаетс  тем, что в аналого-цифрсжой преобразователь, содержащий входной формирователь, выход которого соединен с первым входом коммутатсфа аналогового сигнапа, второй вход которого через первый формирователь задержки, усилитель и регул тор соединен с выходом блока формировани  уп-

равн ющих сигналов, первый вход которо1го соединен с первым выходом блока выделени  кода, а второй - с первым входом блока функциональной зависимости, первым входом генератора веса, первым входом входного ффмировател , выходом блока выделени  интервала и с первым входом блока выделени  кода, выход которого соединен со входом блока выделени  интервала, а второй вход соединен со

вторым генератора веса и выходом дискриминатора , вход которого соединен с выходом коммутатора аналогового сигнала и черезвторой формирователь задержки с первым входом блока сложени , выход которого соединен со вторым входом регул тора, а второй вход - через блок функциональной зависимости с выходом генератора веса, введены блок управлени , блок выделени  погрешности этдлонов , блок выделени  погрешности коэффициента передачи кодирующего тракта и фс мирователь эталонной длительности, причем первый вход блока управлени  подключен ко второму выходу блока выделени  кода второй вход - к выходу блока выделени  интервала, а выходы соединены со входами формировател  эталонной длительности, выходы которого соединены соответственно с управл ющим входами первого и второго формирователей задержки, при этом вьиод коммутатора аналогового сигнала соединен с первыми входами блока выделени  погрешности эталонов и блока вычислени  коэффициента передачи кодирующего траста, вторые входы которых соединены с выходом блока выделени  -интервала , а выходы соединены соответственно с тре тьим входом блока функциональной завИ симости и блока формировани  управл ющих сигналов.

На фиг. 1 представлен аналого-цифровой преобразователь, структурна  схема,

Устройство содержит блок 1 выделени  интервала, блок 2 формировани  управл ющего сигнала, блок 3 функцихжальной зависимости , входной формирователь 4, генератор 5 веса, первый формирователь 6 задержки, коммутатор 7 анало о вого сигнала, блок 8 выделени  кода, дискриминатор 9, второй формирователь 1О задержки, усилитель 11, блок 12 сложени , регул тор 13, блок 14 управлени , блок 15 выделени  погрешности эталсжов, блок 16 выделени  погрешности коэффициента передачи кодирующего тракта, формирователь 17 эталонной длительности , шину 18 входного сигнала.

Алгоритм, по которому работает образователь, можно представить вынием

-i:;

,в&ли Uj

икн U; /О

0.

V

Uy или

U;iO

если

где cKi.

- двоична  цифра в t -ом

n-t разр де кода измер емой величины;

Ut

- остаток в i, -ом такте кодировани  Uy измер емой величины , равный U;i(Ui. ).

к - коэффициент передачи кодиругде ющего тракта.

Причем U{, Uy при СЯ о рдл  АЦП, в процессе преобразовани  Ux используют эталон одного знака , в этом случае Ug U , где Up величина дискриминатора. В случа использовани  в про хессе преобразовани  двух эталонов, одинаковых по амплитуде и разных по знаку а 1 при 1, ai -1 при ct. О, а . В первом такте кодировани  Ut величина остатка будет равна

LJiHUx-a Ug) (2)

Через п тактов величину остатка УП можно представить выражением

.эт)-°а эт1 -0пЧ,,. (3)

На фиг. 2а представлена таблица изменени  кода на выходе блока 8 выделени  кода при кодировании величины 2 Од. при разных К; на фиг. 26 - диаграммы изменени  остатка U дл  случае , и фиг. 2в - диаграммы последовательЕюстей управл ющих импульсов Uu и Uy , которые подаютс  н входы управлени  блоков 6 и 10 ив соответствии с которыми происходит во времени процесс преобразовани  Uy в цифровой эквивалент Ц (код).

Из табл. 2а видно, что при кодировании величины 2 Uj получаемый код можно использовать дл  корректировки коэффициента передачи кодирующего тракта К. Но данный принцип будет справедлив только в том случае, если величины модулей эталонов равны между собой pUj-j-) s и аи, I . а порог дискриминации остаетс  посто нным, равным заданному значению . На практике, как показали исследовани  структур аналого-цифровых преобразователей , основанных на методе уми

ножени  остатков, равенство

зт р Ug нарушаете так как

величина

/эталонов и, измен етс  в св зи с температурными и динамическими дрейфами используемых элементов и узлов дл  формировани  Нестабильность порога дискриминации, в случае использовани  в процессе преобразовани  двух эталонов разного знака удаетс  исключить аутем использовани  дискриминатора с коррекцией нулевого уровн  и усил тел , который ставитс  перед дискримин тором, с целью уменьшени  в К раз приведенной неопределенности порога срабатывани  дискриминатора, где К коэффициент усилени  усилител . Устройство раоотает следующим образом . Когда закс«чилось преобразование очередного измер емого сигнала, провер етс  линейность характеристики преобра зовани . Блок 1 выделени  временного интервала переводит блок 8 выделени  кода, блок формировани  управл ющего сигнала 2 и блок 3 функциональной зависимости в режим линеаризации, блокирует входной формирователь 4 и запуска ет генератор 5 веса. Эталсжный импуль с генератора 5 веса поступает на вход блсжа функциональной зависимости 3 и преобразуетс  им в случае кодировани  системе счислени  с основанием 2 в Сигнал противоположной пол рности с сохранением амплитуды (инверпфуетс ). Функци  преобразовани  задаетс  один раз .и остаетс  неизменной в течение всего времени работы преобразовател . Полученна  с выхода блока 3 функциональней зависимости величина поступает через формирователь 6 задержки на вход коммутатора 7 аналс гежого сигнала и Далее начинаетс  кодирсюание этого сигнала , которое происходит таким же 0 зом, как и код фование измер емого сиг- нала. Полученный код гфеобразо&анной величины сравниваетс  с идеальным кодом этеЛ величины и полученна  ошибка (разность кодов) подаетс  блоком S на вход блока управлени  и блока форм фовани  управл ющего сигнала. Этот блсж вырабатывает управл ющий сигнал, соответствующий полученной ощцбке. Этим сигналом корректируетс  коэффициент передачи кодирующего тракта и, тем самым улучщаетс  линейность характеристики преобразовани . Процесс линеаризации характеристики разбиваетс  на два этапа. На первом этапе происходит проверка равенства двух эталонов по модулю и проводитс  соответствующа  коррекци  величины эталонов до выпоп- нени  равенства эталонов по модулю с необходимой точностью. Дл  этого на каждом I -ом такте кодировани  одновременно включаютс  оба эталона, которые подаютс  на вход блока 12 сложени . Полученный на выходе блока сложени  сигнал разности эталонов проходит по кодирующему тракту и усиленный в К раз { К AUg )поступает на второй вход блока сложени  и на вход блока 15 вьшелени  погреишости эталонов . На втором такте кодировани  (точнее , процесса вьшелени  ошибки) величина сигнала на выходе блсжа сложени  будет равна CiiUgT Ь U .Через п тактов величина сигнала на выходе блока сложени  будет равна А i Uyj- . .... tiАUST така  же вел  чина сигнала будет подаватьс  на вход блока 15 выделени  псгрешности этал(нов . Полученна  величина А, , характеризующа  точность выполнени  равенства эталонов «о модулю }- UJT | - I U | используетс  в блсже 3 функциональной зависимос1-и дл  выполнени  необходимой коррекции величины эталсмов. Как видно из таблицы (фиг. 2а), код при кодировании величины 2 UJT мен етс  только в случае изменени  К в пределах и не мен етс  при изменении К в области . Таким обрнзом, при такой коррекции принципиально невозможно получить К 2, что необходимо дл  полного исключени  вли ни  К на лннейность характеристики преобразовани . Измене- ние К происходит в блоке 16 выделени  погрешности коэффициента передачи тракта . П| имером реализации блока 16 м жет служить счробируемый интегратор (фиг, 2г), иа суммирующий вход котороподаетсз . е каждом такте процесса коррекции два импульса: один - с выхода коммутатора 7, а другой - с внутреннего генератора, причем величина их равна соответственно 0 - ti U эт / а 3(1 2иэт/ . Ключ на входе интегратора открываетс  только на врем  коррекции К. Получаемое на вькоде интегратора напр жение; иэт()нк ;С, где V jj - коэффициент преобразовани  интегратора. В конце процесса коррекции К будет характеризовать отклонение К от 2 как в сторону больших, так и меньших величин, и может использоватьс  в блоке 2 дл  формировани  управл ющего сигнала, измен ю1црго посредством регул тора 13 величину коэффициента передачи кодирующего тракта К. В качестве фсрмироцател  6 задержки может быть использована простейша   чейка

пам ти, показанна  на фиг. 2д, где R, сопротивление замкнутого ключа, а ключ будем считать идеальным, идеальными (дл  простоты) будем считать и временные пapa ;ieтpы второго формировател  10 задержки. При этих услови х все временные процессы в преобразователе будут огфедел тьс  временными процессами , происход щими в первой  чейке пам ти (ф(фмирователь 6). В качестве исходных условий примем состо ние, при котфом напр жение на емкост х С, равно нулю, а ключ первой  чейки пам ти разомкнут.

Измер емый сигнал U подаетс  через входной формирователь 4, коммуга- тор 7, формирователь 1О задержки на второй вход блока 12 слохсенн , на первый вход которого подаетс  соответствующий эталон. С выхода блока сложени  остаток, равный U Uy подаетс  через регул тор 13 и усилитель 11 на вход формировател  6 задержки , причем величина его становитс  равной

С приходом управл ющего сигнала с ; длительностью At , определ емой формирователем эталонной длительности 17, ключ формировател  6 задержки замьшаегс  на врем  t и напр жение на конденсаторе CD изменитс  в соотвегствнй с выражением . bcf-i . где Uci--, -напр жение на конденсатсчэе до момента замьшани  ключа; -напр жение на выходе ключа после момента его замыкани } -посто нна  времени ( ) цепи зар да конденсат (ра Ср , Счита , что в

первый момент исходное

состо ние) напр жение.на конденсаторе равно нулю (UQO О), найдем напр жение на конденсаторе после первого такта крдировани ,

с1;идье: ),|

где Ди -напр жение на выходе блока 12 сложени . После размыкани  ключа коммутатср Г замыкает выход формировател  6 задержки на вход фс мировател  10 задержки,

после чего выходное напр жение У переписываетс  в формирователь Ю. На этом первый цикл кодировани  заканчиваетс , в результате чего на второй

вход блока 12 сложени  подаетс  натф жение , равное УС U, 6К.

Второй цикл кодировани  произойдет аналогичным образом. Учитыва  то, что на емкости С сохран етс  от предыдущего Такта кодировани  напр жение Uc| L), , напр жение на выходе фс м№ровател  6 задержки к второго цикла кодировани  станет равным

..).u,,,

г

где Ua(icfa2 T)4 Раскрыва  U i получим

.iJ3TVB-e 4Ux-oi u).&Vi- «aU3TS ()Ce - 5K)-a,.

Продолжа  аналогичным образом, получим дл  h -го цикла кодировани 

tt ,)-lin-a,,U3, (7,

где SVC.

Сравнива  (7) с (3, можно сделать вывод , что процесс преобразовани  не изменитс , если . Раскрыва  значение , получим

5,„. 2.(8,

Claims (1)

1. Формула изобретени 

   Аналсхго-цифровой преобразователь по авт. св. № 479245, отличающийс  тем, что, с целью увеличени  точности и быстродействи  преобразовани , в него введены блок управлени , 5 блок ВБШелени  погрешности эталонов, блок выделени  погрешности коэффициента передачи кодирующего тракта и формирователь эталсшной Длительности, причем первый вход блока управлени  подключен Преобразу  выражение (8), найдем, что 84(2-К) (1-К), логарифмиру  данное соотношение, найдем выражение дл  At «-гб„(-ф-). Из полученного выражени  можно сделать вывод, что при врем  выбелки At. можно сделать сколь угодно малым. Так при К 3 A,,7 В q)aвнeнии с известной схемой преобразовател , где врем  выбфки беретс  равным Ю Ь , выигрыш в быстродействии будет более пор док.

   ко BTqpoMy выходу блока выделени  кода, второй вход - к выходу блсжа влшелени  интервала, ts выходы соединены со входа-ми формировател  эталсжной длительности, выходы которого соединены соответственно с управл ющими входами первого и второго формирователей первого   второго формфователей задержки, при этом выход коммутатора аналогового сигнала соедв нен с первьм входом блсжа выделени  погрешности эталонов и блока вычисленв  коэффициента передачи кодирующего тракта , вгорые входы которых соединены с выходом блока выделени  интервала, а выходы соединены соответственно с третьим входом блсжа функциональней зависимосги и блока формировани  управл ющих сигналов.

   Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 479246, кл. Н 03 К 13/17, 03.10.72.

   /

   f

   g V

   t ffyi

   -2ff,

   т I

   КЛ

   Cn