SU805246A1 - Система управлени многоканальнымэлЕКТРОпРиВОдОМ РОбОТА - Google Patents

Description

1

Изобретение относитс  к автоматизированному электроприводу и может быть использовано при создании систем управлени  многоканальным электроприводом.

Известна система управлени  многоканальными электроприводами, содержаща  блок синхронизации, блок ручного управлени , блок управлени  режимами, блок контрол  состо ни  и по каждому каналу управлени  импульсно-фазовый преобразователь , формирователь сигнала ошибки, блок коррел ции, усилитель мощности, управл емый преобразователь, двигатель и датчики обратных св зей 1 .

Однако эта система громоздка, обладает низкой помехозащищенностью и надежностью .

Наиболее близким техническим рещением к изобретению  вл етс  система, содержаща  последовательно соединенные коммутатор датчиков положени  и аналогоцифровой преобразователь, выходы которого подключены к первым входам сумматора, вторые входы которого соединены с выходами блока задани  управл ющих сигналов, а выходы -- со входами блока цифровой

коррекции, выходы которого подключены ко входам буферного регистра управлени , и по каждому каналу управлени  последовательно соединенные мостовой усилитель мощности и электродвигаель, св занный через

5 исполнительный механизм с датчиком положени , выход каждого из которых соединен с соответствующим входом коммутатора датчиков положени  2.

Недостатком этой системы  вл етс , ее громоздкость, а также низкое быстродейст0 вие, обусловленное наличием больщого числа преобразователей.

Цель изобретени  - упрощение и повышение быстродействи  системы.

Поставленна  цель достигаетс  тем, что

- система содержит последовательно соединенные дешифратор-мультиплексор и тактовый генератор, первый делитель частоты, второй делитель частоты и счетчик каналов, последовательно соединенные первый дешифратор нулей, элемент И-НЕ и формирователь импульса записи, второй дешифратор нулей, формирователь стробирующего импульса , первый блок ключей, а также по каждому каналу управлени  второй блок

ключей, первый элемент И, последовательно соединенные третий делитель частоты, второй элемент И, элемент ИЛИ, первый согласующий блок и первый импульсный усилитель, последовательно соединенные дешифратор единиц, элемент ИЛИ-НЕ, третий элемент И, второй согласующий блок и второй импульсный усилитель, последовательно соединенные четвертый элемент И, первый триггер, третий согласующий блок и третий импульсный усилитель, последовательно соединенные п тый элемент И, второй триггер, четвертый согласующий блок и четвертый импульсный усилитель, вторые выходы первого делител  частоты подключены ко входам первого дешифратора нулей, второй выход - к первому входу первых элементов И, а первый выход - ко второму входу вторых элементов И и первому входу второго дешифратора нулей, вторые входы которого соединены со вторыми выходами второго делител  частоты, а выход - со вторым входом элементов И-НЕ,третий выход второго делител  частоты через формирователь стробирующего импульса подключен к первому входу первого блока ключей, выходы которого соединены с первым входом вторых блоков ключей и вторым входом первых и вторых триггеров, а вторые входы - с первым входом четвертых и п тых элементов И и выходами дешифратора-мультиплексора , входы которого подключены к выходам счетчика каналов, выход формировател  импульса записи соединен со вторым входом четвертых и п тых элементов И, третий вход которых подключен к первым выходам буферного регистра управлени , вторые выходы которого соединены со вторыми входами вторых блоков ключей, выходы каждого из которых соединены с первыми входами соответствующего третьего делител  частоты , второй вход которого подключен к выходу тактового генератора, вторые выходыко входу дешифратора единиц, а третий выход - ко второму входу первого элемента И, выход которого соединен со вторым входом элемента ИЛИ, выход которого подключен ко второму входу третьего элемента И, а выходы первого, второго, третьего и четвертого импульсных усилителей соединены с соответствующими входами мостового усилител  мощности.

На чертеже представлена функциональна  схема системы.

Устройство содержит сумматор 1, блок 2 цифровой коррекции, буферный регистр 3, управлени , тактовый генератор 4, первый делитель 5 частоты, второй делитель 6 частоты , счетчик 7 каналов, дешифратор-мультиплексор 8, первый блок 9 ключей, формирователь 10 стробирующего импульса, первый дешифратор 11 нулей, второй дешифратор 12 нулей, элемент И-НЕ 13, формирователь 14 импульса записи, блок 15 задани  управл ющих сигналов, исполнительные механизмы 16, датчики 17 положени , коммутатор 18 датчиков положени , аналого-цифровой преобразователь 19, вторые блоки 20 ключей, третьи делители 21 частоты , первые элементы И 22, вторые элементы И 23, элемент ИЛИ 24, дешифратор 25 единиц, элементы ИЛИ-НЕ 26, третьи элементы И 27, четвертые элементы И 28, п тые элементы И 29, первые триггеры 30, вторые триггеры 31, первые согласующие блоки 32, вторые согласующие блоки 33,

третьи согласующие блоки 34, четвертые согласующие блоки 35, первые, вторые, третьи и четвертые импульсные усилители 36- 39, MoctoBbie усилители 40 мощности, электродвигатели 41.

Устройство работает следующим образом .

На сумматор 1 в мультиплексном режиме поступает информаци  задани  в параллельном цифровом пр мом двоичном коде из блока 15 задани  управл ющих сигналов , а также синхронно с ней в обратном цифровом параллельном двоичном коде поступает информаци  обратной св зи с аналого-цифрового преобразовател  19. Сумматор 1 в режиме мультиплексировани  вычисл ет в цифровом коде значени  разности двух входных двоичных чисел,  вл ющейс  сигналом рассогласовани  дл  след щих систем, и формирует сигнал знака. Далее они подаютс  в блок 2 цифровой коррекции, где вырабатываютс  сигналы управлени 

электроприводов всех движений, представл ющие собой алгебраическую сумму цифровых сигналов рассогласовани  и цифровых сигналов пр мой коррекции, вз тых в необходимой пропорции, причем коэффициенты пропорциональности выбираютс  индивидуально дл  каждого привода. Кроме того, дл  исключени  схемы коммутации в цел х управлени  силовыми транзисторами широтно-импульсных преобразователей блок 2 цифровой коррекции выдает положительный сигнал управлени  в пр мом коде, а отрицательный - в обратном, что дополнительно упрощает и само устройство. На период мультиплексировани  сигналы знака и управлени  запоминаютс  в буферном регистре 3 управлени .

Работа всей системы управлени  синхронизируетс  цепочкой, состо щей из последовательно соединенных тактового генератора 4, первого делител  5 частоты, второго делител  6 частоты и счетчика 7 каналов. Эти же элементы используютс  дл  формировани  всех необходимых сигналов определенной частоты и длительности.

Двоичный код, снимаемый со счетчика 7 каналов, преобразуетс  дешифратороммультиплексором 8 в импульсы принадлежности номеру канала, распределенные последоватбльно во времени по соответствующим лини м. Далее эти импульсы стробируютс 

в первом блоке 9 ключей коротким сигналом, полученным формирователем 10 стробирующего импульса из меандра, сн того с основт ного пр мого выхода второго делител  6 частоты. В результате этого на соответствующих выходах блока 9 ключей в начале второй половины периода подключени  своего канала (все первые половины используютс  дл  работы аналого-цифрового преобразовател  19, сумматора 1, цифровой коррекции 2 и буферного регистра 3 управлени ) формируютс  импульсы обновлени  информации. Каждый из них в своем канале осуществл ет, во-первых, перезапись параллельного кода из буферного регистра 3 управлени  в третий делитель 21 частоты, открыва  все двухвходовые элементы И второго блока 20 ключей, причем это происходит в период ну.левого состо ни  первого делител  частоты 5; во-вторых, сброс первого триггера 30 и второго триггера 31, запись в которые новой знаковой информации из буферного регистра 3 управлени  реализуетс  через соответствующие четвертый элемент И 28 и п тый элемент И 29 в момент прихода сигнала с формировател  14 импульса записи, причем задержка последнего относительно сигнала сброса определ етс  отсутствием сквозного тока через знаковые транзисторы мостового усилител  40 мощности, величина ее формируетс  первым дещифратором 11 нулей и может принимать различные дискретные значени  в зависимости от числа входных св зей последнего с младшими разр дами первого делител  5 частоты, а необходима  частота следовани  импульса записи обеспечиваетс  вторым дешифратором 12 нулей и элементом И-НЕ 13.

После записи нового абсолютного значени  сигнала управлени , выраженного двоичным кодом, в соответствующий третий делитель 21 частоты меандры с его пр мого и инверсного основных входов опережают меандры с соответствующих, выходов первого делител  5 частоты на число временных дискрет, задаваемых тактовым генератором 4, равное числу, записанному ранее в двоичном коде, причем этот временной сдвиг сохран етс  на все врем  мультиплексировани  до следующего обновлени  информации . Далее временной интервал с помо.щью первого элемента И 22, второго элемента И 23 и элемента ИЛИ 24 преобразуетс  в первую широтно-импульсную последовательность . Втора  широтно-импульсна  последовательность формируетс  из первой с помощью элемента ИЛИ-НЕ 26, третьего элемента И 27, первого дешифратора 11 нулей и дешифратора 25 единиц. Последний, аналогично описанному выше дещифратору 11 нулей, вырабатывает пр моугольный импульс , ширина которого может регулироватьс . Втора  последовательность с выхода третьего элемента И 27 в любой промежуток времени отличаетс  от первой (с выхода элемента ИЛИ 24) тем, что передний фронт ее импульса отстает, а задний опережает соответствующие фронты ишульса первой последовательности на врем , определ емое

5 дешифраторами и выбираемое из услови  отсутстви  сквозного тока через информационные транзисторы мостового усилител  40 мощности, т. е. фактически импульс второй последовательности находитс  всегда внутри импульса первой последовательности и одинаковым образом модулируетс  lio щирине сигналом управлени .

Далее оба щиротно-импульсных сигнала совместно со знаковыми поступают на согласующие блоки 32-35, в качестве которых могут быть использованы трансформаторы или оптроны. Последние более предпочтительны , так как обеспечивают полную электромагнитную разв зку слаботочных сигнальных цепей и выполн ютс  в интегральном исполнении. Сигналы с согласующих блоков 32-35 подаютс  на импульсные усилители 36-39,  вл ющиес  предварительными усилител ми мощности, обеспечивающими «раскачку соответствующих силовых транзисторов мостового усилител  40

5 мощности.

При коммутации силовых транзисторов каждого канала по широтно-импульсному закону в соответствии со своим сигналом управлени  каждый электродвигатель 21 посто нного тока приводитс  во вращение с

0 необходимой скоростью в сторону уменьшени  сигнала рассогласовани , обеспечива  требуемые перемещени  отдельных исполнительных механизмов. Датчики 17 положени  измен ют эти перемещени  (или другие параметры движени ). Коммутатор датчиков 18 положени  осуществл ет их поочередное подключение с частотой мультиплексировани  к аналого-цифровому преобразователю 19, тем самым замыкает соответствующие каналы управлени  системы робота.

Применение изобретени  позволит за счет исключени  значительного числа преобразователей повысить быстродействие и упростить систему.

45

Claims (2)

1.Труды 5-го Всесоюзного симпозиума «Теори , принципы устройства и применение

0 роботов и манипул торов, Л ПИ, 1974, с. 20-2).

2.Труды МВТУ им. Э. Баумана, № 221

Вопросы теории и проектировани  автоматических систем. Вып. 2, МВТУ, 1976, с. 4752 (прототип).