SU809482A1 - Фазовый дискриминатор - Google Patents

Description

Изобретение относитс  к системам числового программного управлени , например, металлорежущими станками с цифровым управлением, и может найти применение в регулируемых и след  щих системах с импульсными и фазовым датчиками положени . Известен фазовый дискриминатор, содержащий первый и второй триггеры два ключа, инвертор, фильтр и элемент И-НЕ, причем инверсные выходы триггеров соединены с управл кицйми входами соответствующих ключей, сигнальные входы которых объединены и соединены с источником посто нного тока, а выходы ключей (одного непосредственно, а другого через инвертор соединены со входами фильтра 1. Однако такой фазовый дискриминато сложен и обладает недостаточным диапазоном линейного измерени  фазового рассогласовани . Цель изобретени  - упрощение устройства и расширение диапазона линейного измерени  фазового рассогласовани , Поставлнна  цель достигаетс  тем что в фазовый дискриминатор, содержа щий первый и второй триггеры, два ключа, инвертор, фильтр и элемент И-НЕ, причем инверсные выходы триггеров соединены с управл нвдими входами соответствукнцих ключей, сигнальные входы которых объединены и соединены с источником посто нного тока, а выходы ключей (одного непосредственно, а другого через инвертор) соединены со входами фильтра, введены последовательно соединенные блок измерени  фазового рассогласовани , равного П2ТГ (где п 1,2,3 ...), реверсивный счетчик , цифроаналоговый преобразователь и сумматор, а также третий и четвертый триггеры и дополнительный элемент И-НЕ, причем первый и второй триггеры выполнены в виде 3-К триггеров с логикой ЗИ на входах J и К, при этом инверсный выход первого триггера соединен с первым 3-входом второго триггера , инверсный выход которого соединен с первым 3-входом первого триггера , второй Э-вход которого соединен с первым и вторым К-входами второго триггера, с первым йходом блока измерени  фазового рассогласовани  и  вл етс  первым входом фазового дискриминатора, а второй 5-вход второго триггера соединен с первьам и вторым К-входами первого триггера,со

вторым входом блока измерени  фазового рассогласовани  и  вл етс  вторым входом фазового дискриминатора, выход реверсивного счетчика соединен с объединенными первыми входами элементов И-НЕ и с первыми R-входами третьего и четвертого триггеров,пр мые выходы первого и второго триггеров соединеньз со вторыми входами соответствугшхих элементов И-НЕ, выходы которых соединены с S-входами третьего и четвертого триггеров, пр мые выходы которых соединены соответственно со вторым и третьим входами цифроаналогового преобразовате-л , причем инверсный ВЕЛХОД третьего триггера соединен со вторым R-BXOдом четвертого триггера и третьи ;ш D и К-входами второго триггера, а инверсный выход четвертого триггера соединен со вторым R-входом третьего триггера и с третьим 3и К-вхдами первого триггера, при этом выход фильтра соединен со вторым вход сумматора.

На фиг.1 приведена структурна  электрическа  схема предлагаемого фазового дискриминатора; на фиг.2 и 3 - эпюры напр жений, по сн ющие ег работу.

Фазовый дискриминатор содержит первый 1 и второй 2 триггеры, два ключа 3 и 4, инвертор 5, фильтр б, элемент 7 И-НЕ,блок 8 измерени  фазового .рассогласовани , реверсивный счетчик 9, цифроаналоговый преобразователь 10 (ЦАП) , сумматор 11, третий 12 и четвертый 13 триггеры, дополнительный элемент 14 И-НЕ. Ключ 3 подключен к источнику 15 посто нного тока. Блок 8 содержит тригер 16 и два элемента 17 и 18 совпадени .

Устройство работает следующим образом,

В исходном состо нии на инверсны выходах триггеров 1,2,12 и 13 присутствует 1, на пр мых выходах триггеров 12 и 13 и на выходе реверсивного счетчика 9 - О, ключи 3 и 4 закрыты, выходные напр жени  фильтра 6, цифроаналого.вого пре-образовател  10 и сумматора 11 равны О.

При по влении фазового рассогласовани  между импульсами на первом if,iu, втором foe входах устройства (например , IB опережает fof) первым же импульсом Joтриггер 1 переключитс , а на его инверсном выходе по вл етс О. Этим же импульсом по входу К подтверждаетс  исходное состо ние триггера 2. При по влении О ключ замыкаетс , и фильтр 6 подключаетс  источнику 15 посто нного тока, на выходе фильтра б по вл етс  напр жение . При по влении импульса foe, триггер 1 возвращаетс  в исходное состо ние, а ключ 3 размыкаетс . Импульс fotна состо ние триггера 2 не оказывает воздействи , так как на одном из его входов 3 , св занном с выходом триггера 1, присутствует О. Учитыва , что триггеры 1 и 2 с З-К-вХОдами реагируют на задние фронты управл кадих импульсов f и foe г импульс foe возвратит триггер 1 В исходное состо ние, не оказыва  действи  на триггер 2.

Если теперь снова по витс  импульс foe (foe опережает fp ) , то триггер 2 переключитс , ключ 4 замкнетс  и на выходе фильтра б по витс  напр жение обратного знака.

При рассогласовани х У /5 )Г/ на выходе реверсивного счетчика 9 присут .ствует О, на выходах элементов 7 и 14 И-НЕ и инверсных выходах триггеров 12 и 13 поддерживаетс  1 а на их пр мых выходах - О.

При рассогласовании более ± 2ТС вступают , в работу блок 8 измерени  фазового рассогласовани , реверсивный счетчик 9 и цифроаналоговый преобразователь 10.

В основу построени  блока 14 заложен известный эффект изменени  частоты выходного напр жени  датчика обратной св зи при его вращении (движении дл  линейных датчиков).

Частота выходного напр жени  датчика св зана с частотой его питающего напр жени  соотношением

ос fп

60t

где п - скорость вращени  датчика, об/мин, или скорость его перемещени  мм/мин;

t - шаг датчика, мм (дл  кругового датчика 1).

При Нсшичии рассогласовани  больше чем , например +27Г (движение в + на фиг.26 ) , первым же импульсом триггер 16 устанавливаетс  по выходу Q в 1, а при по влении второго импульса fg (до по влени  foe ) на выходе элемента 17 совпадени по вл етс  импульс + foff , цена которого равна фазовому рассогласованию +2 ТГ(фиг.2а) .

Claims (1)

1. Из фиг.26 видно, что импульс, соответствующий +27Г при движении в направлении плюс по вл етс  тогда , когда два импульса частотой fo располагаютс  между двум  импульсами частотой fot И наоборот, импульс, соответствующий - 2 it при движении в направлении Минус, по вл етс  тогда , когда два импульса частотой foe располагаютс  между двум  импульсами частотой fo . Импульсы /об поступают на входы реверсивного счетчика 9. Пр поступлении хот  бы одного импульса на выходе реверсивного счетчика 9 по вл етс  1. Элемент 7 И-НЕ открываетс  (при опережении fо) и три гер 12 переключаетс , на его пр мом выходе по вл етс  1, а на выходе цифроаналогового преобразовател ; 10 напр жение, пропорциональное +2 (Выходные характеристики фильтра 6,цифроаналогового преобразовател  10 и сумматора 11 представлены соответственнона фиг.За,б и в). По вление О на инверсном выходе триггера 12 блокирует триггер 2 по третьим входам D и К, Эта св зь обеспечивает изменение выходного напр жени  фильтра 6 при умень-. июнии фазового рассогласовани . Одновременно сигналом О по инверсном выходу триггера 12 удерживает с  триггер 13 в состо нии 1 по его инверсному выходу. При уменьшении рассогласовани  в пределах +2ТГ на выходе реверсивТГого счетчика 9 по вл етс  0,триг гер 12 устанавливаетс  в исходное состо ние. На выходе ЦАП 10 выходно напр жение становитс  равным 0. При рассогласовании другого знак переключаетс  триггер 13, на его пр мом выходе по вл етс  1, а на инверсном - . На выходе ЦАП 10 по вл етс  отрицательное напр жение а триггер 1 блокируетс  по входам 3-К. Формула изобретени  Фазовый дискриминатор, содержащи первый и второй триггеры, два ключа инвертор, фильтр и элемент И-НЕ,при чем инверсные выходы триггеров соединены с управл кшими входами соответствующих ключей, сигнальные вход которых объединены и соединены с ис точником посто нного тока, а выходы ключей (одного непосредственно, а другого через инвертор) соединены со входами фильтра, о т л и ч а ющ и и с   тем, что, с целью упрощен устройства и расширени  диапазона линейного измерени  фазового рассог ласов ни , в него введены последовательно соединенные блок измерени  фазового рассогласовани , равного И 27Г {где и 1,2,3,...) , реверсивный счетчик, цифроаналоговый преобразователь и сумматор, а также третий и четвертый триггеры и дополнительный элемент И-НЕ, причем первый и второй триггеры выполнены в виде Э-К триггеров с логикой ЗИ на входах J и К, при этом инверсивный выход первого триггера соединен с первым 3 - входом второго триггера,инверсный выход которого соединен с первым 3 -входом первого триггера, второй э -вход которого соединен с первым и вторым К-входами второго триггера, с первым входом блока измерени  фазового рассогласовани  и  вл етс  первым входом фазового дискриминатора, а второй :з-вход второго триггера соединен с первым и вторым К-входами первого триггера , со вторым входом блока измерени  фазового рассогласовани  и  вл етс  вторым входом фазового дискриминатора , выход реверсивного счетчика соединен с объединенными первыми входами элементов И-НЕ и с первыми R -входами третьего и четвертого триггеров,пр мые выходы первого и второго триггеров соединены со вторыми входами соответствую- щих элементов И-НЕ, выходы которых соединены с S-входами третьего и четвертого триггеров, пр мые выходы которых соединены соответственно со вторым и третьим входами цифроаналог гового преобразовател , причем инверсный выход третьего триггера соединен со вторым R -входом четвертого триггера и третьими J и К входами второго триггера, а инверсный выход четвертого триггера соединен со вторым К -входом третьего триггера и с третьими Э и К-входами первого триггера, при этом выход фильтра соединен со вторым входом сумматора. Источники информации, прин тые во внимание при экспертизе 1. Патент США №3469198, кл. Н 03 D 3/18, опублик. 23.09.69.

   ПЛ -if -Sir -Iff -2Г

   8ЯНИГ

   Sff

   tiff

   Zir