SU819975A1 - Устройство дл синхронизации фаздВуХ гЕНЕРАТОРОВ - Google Patents

Description

1

Изобретение относитс  к радиоизмерительной технике и может быть использовано дл  синхронизации фазы одного генератора по фазе другого.

Известно устройство синхронизации фаз двух генераторов, содержащее последовательно соединенные местный генератор, управл емую линию задержки и фазовый дискриминатор , другой вход которого подключен к выходу опорного генератора, а выход- ко входу коммутируемого зар дно-разр дного блока, и коммутируемый запоминающий блок, один из входов которого подключен к источнику посто нного напр жени , а выход -,к управл ющему входу управл емой линии задержки 1.

Недостатками известного устройства  вл ютс  невысокие спектральные характеристики выходного сигнала.

Цель изобретени  - улучщение спектральных характеристик выходного сигнала . .

Дл  этого в устройстве синхронизации фаз двух генераторов, содержащем последовательно соединенные Местный генератор , управл емую линию задержки и фазовый дискриминатор, другой вход которого подключен к вьтходу опорного генератора а выход - ко входу коммутируемого зар дно-разр диого блока, и коммутируемый запоминающий блок, один из входов которого подключен к источнику посто нного напр жени , а выход - к управл ющему входу управл емой линии задержки, включен дополнительный фазовый дискриминатор между выходами местного и опорного генераторов, включены последовательно блок сравнени  и триггер между выходом дополнительного фазового дискриминатора и управл ющими входами коммутируемого запоминающего блока, другой вход которого подключен к выходу коммутируемого зар дно-разр дного блока, а выход - к другому входу блока сравнени . Блок сравнени  содержит элементы И, рыходы которых подключены ко входам элемента Или, первые входы объединены и  вл ютс  первыми входами блока сравнени , а вторые входы соединены с выходами соответствующих пороговых элементов, входы которых объединены и  вл юте  вторыми входами блока сравнени .

На чертеже представлена структурна  электрическа  cxewa предлагаемого устройства синхронизации фаз двух генераторов . Оно содержит последовательно соединенные местный генератор 1, управл емую линию задержки 2 с плавным изменением задержки, охваченную кольцом фазовой автоподстройки, состо щим из последовательно соединенных фазового дискриминатора 3, другой вход которого св зан с выходом опорного генератора 4, коммутируемого зар дно-разр дного блока 5, коммутируемого запоминающего блока 6, другой вход которого соединен с источником посто нного напр жени  7. Устройство содержит также между выходом местного генератора 1 и входами коммутируемого запоминающего блока 6 последовательно соединенные дополнительный фазовый дискриминатор 8, другой вход которого соединен с выходом опорного генератора 4, блок сравнени  9 и триггер 10 со счетным входом . Блок сравнени  9 содержит две цепи. Кажда  из цепей состоит из последовательно соединенных порогового элемента 11 (12) и элемента И 13 (14), вторые входы которых объединены и  вл ютс  первым входом блока сравнени  9, а входы пороговых элементов 11 (12) соединены с управл ющим входом линии задержки 2 и  вл ютс  вторым входом блока сравнени  9, а выходы элементов И 13 (14) соединены со входами элемента ИЛИ 15, выход которого  вл етс  выходом блока сравнени  9.

Управл ема  лини  задержки 2 выполнена , например, на варикапах. Задержка, а следовательно, и фаза выходного сигнала зависит от приложенного к ней напр жени . В приведенной схеме изменению управл ющего напр жени  на линии задержки

Аи ,„, соответствует изменение величины фазы управл емого сигнала на 431(дл  f0,5 МГц, Аф()0,4 мк/сек);

«««кс -CMKH- управл ющие напр жени  на линии задержки, которые выбираютс  такими, чтобы величины задержек входного сигнала были равны (п-1) 2Жи (n-f 1) 2Ji, соответственно, при этом диапазон регулировани  равен Аф(ли) (п+1)23(п-1), где п - целое число.

Коммутируемый запоминающий блок 6 содержит два запоминающих элемента, например конденсаторы Q и Cj.. В рабочем режиме один из запоминающих элементов, рабочий, например Ci, подключен к управл ющему входу линии задержки 2, а другой - к источнику посто нного напр жени  7 с номиналом Ej. Начальное подключение конденсаторов может быть любым , оно зависит от состо ни  триггера 10. Устройство работает следующим образом .

В исходном положении, например, при помощи кнопки на рабочем запоминающем элементе устанавливаетс  начальное напр жение , равное Е. Величина напр жени  EI выбираетс  такой, что при этом напр жении задержка фазы выходного сигнала равна

р(Е«)п.2л.

Величина п рассчитываетс  дл  каждого конкретного случа  реализации линии задержки на варикапах.

0В зависимости от соотнощени  фаз выходного и опорного сигналов на выходе фазового дискриминатора 3 образуетс  сигнал положительной или отрицательной пол рности . Пусть фаза опорного сигнала опережает фазу сигнала на выходе линии задержки 2, тогда положительное напр жение с выхода фазового/Дискриминатора 3 воздействует на коммутируемый зар дноразр дный блок 5 таким образом, что напр жение на рабочем запоминающем элементе увеличиваетс  (зар жаетс  рабочий конденсатор Ci). При этом фаза сигнала на выходе линии задержки 2 измен етс  и приближаетс  к фазе сигнала опорного генератора 4. Затем на выходе фазового дискриминатора 3 по вл етс  отрицательное

5 напр жение, и на рабочем запоминающем элементе напр жение уменьщаетс  (конденсатор С| разр жаетс ).

Таким образом, напр жение на рабочем запоминающем элементе следит за изменеQ нием разности фаз местного и опорного генераторов и колеблетс  около значени , соответствующего нулевому рассогласованию фаз сигналов опорного генератора и сиг- нала с выхода линии задержки 2.

Величина пульсации, отражающей расхождение фаз сигналов опорного и местного генераторов, определ етс  чувствительностью фазового дискриминатора 3 и коммутируемым зар дно-разр дным блоком 5 и составл ет достаточно малую величину . При достижении на рабочем запоминающем устройстве напр жени  Ц:маю (IJeMMM) триггер 10 со счетным входом мен ет свое состо ние и, воздейству  на коммутируемые запоминающие элементы, отклон ет рабочий запоминающий элемент ( конденсатор Ci) от управл ющего входа линии задержки 2 и подключает другой запоминающий элемент (конденсатор Сг), который становитс  рабочим, и на котором предварительно установлено напр жение EI, соответствующее задержке фазы местного генератора, равное п-2л. Запоминающий элемент С| подключаетс  к источнику посто нного напр жени  7.

Claims (2)

1. Смена, состо ни  триггера 10 происходит по сигналу с блока сравнени  9, а именно с выхода элемента ИЛИ 15 при поступлении на один из его входов сигнала совпадени  элементов И 13 и 14, на которые в свою очередь приход т сигналы логических единиц, соответственно, с пороговых элементов 11 или 12, срабатывающих при достижении на рабочем запоминающем элементе (конденсаторе Ci) уровн  напр жени  ,5, грубо «или Uc грубо, соответственно, и сигнала логической единицы с выхода фазового дискриминатора 8, формируемой при разности фаз сигналов опорного и местного генераторов, равной нулю, который вырабатываетс  при достижении на управл ющем входе линии задержки 2 напр жени  Таким образом , построением схемы исключаетс  ложное срабатывание триггера 10, которое может возникнуть из-за того, что фазовый дискриминатор 8 выдает сигнал логической единицы также при разности фаз входных сигналов, кратной л. Рассмотрим более подробную работу блока сравнени . При увеличении напр жени  на рабочем запоминающем элементе (конденсаторе Ci) до U UcM,5( грубо (напр жение l-tгрубо выбираетс  вблизи Uc, срабатывает пороговый элемент 11 и выдает сигнал логической единицы на элемент И 13. При этом напр жение на рабочем запоминающем элементе продолжает расти до тех пор, пока не станет равным а разность фаз опорного и местного генераторов станет кратной 2л. В этот момент фазовый дискриминатор 8 выдает сигнал логической единицы на элемент И 13, на другой вход которого действует сигнал логической единицы с выхода порогового элемента 11. Сигнал совпадени  этих сигналов с элемента И 13 ерез элемент ИЛИ 15 подаетс  на счетный вход триггера 10 и измен ет его состо ние. Триггер 10 производит переключение рабочего запоминающего элемента, разность фаз выходного и опорного сигналов не измен етс . Аналогично работает устройство и при достижении напр жени  на рабочем запоминающем элементе исд,ц„ с той лишь разницей, что сигнал , управл ющий триггером 10, вырабатываетс  элементом И 14, на который поступают сигналы логических единиц с порогового элемента 12 и фазового дискриминатора 8. Уровень напр жени  Ut,j грубо выбираетс  вблизи UCMKH Из приведенных данных видно, что в предлагаемом устройстве осуществл етс  более точный переход линии задержки с управл ющего напр жени  Uc в Ег. (ис„ц„ в Ег), соответствующий изменению фазы сигнала подстраиваемого генератора на ±2л, обеспечивающий круговую работу фазовращател , выполненного на управл емой линии задержки и, как следствие этого, улучшаютс  спектральные характеристики выходного сигнала (сводитс  к нулю ощибка по фазе, возникающа  при смене рабочего запоминающего элемента) В предлагаемом устройстве в блоке сравнени  9 анализируютс  фазы сигналов на входе и выходе линии задержки 2 (выходной сигнал по фазе совпадает с опорным сигналом), поэтому команда на смену рабочего конденсатора выдаетс  с выхода дополнительного фазового дискриминатора 8 при совпадении фазы входного сигнала с фазой выходного (опорного) сигнала. Таким образом, в предлагаемом устройстве проводитс  непосредственный анализ изменени  фаз подстраиваемого сигнала до 2л (Ол) и исключаютс  ошибки сведени  фаз выходного и опорного сигналов во врем  смены рабочего конденсатора. Следовательно , скачок (разрыв) фазы, возникающий при переключении в предлагаемом устройстве , будет соответствовать 2л, в то врем  как в прототипе он будет близок к 2л, но не равен ему, и спектральные характеристики выходного сигнала у предлагаемого устройства лучще, чем у прототипа . Формула изобретени  1.Устройство синхронизации фаз двух генераторов, содержащее последовательно соединенные местный генератор, управл емую линию задержки и фазовый дискриминатор , другой вход которого подключен к выходу опорного генератора, а выход - ко входу коммутируемого зар дно-разр дного блока, и коммутируемый запоминающий блок, один из входов которого подключен к источнику посто нного напр жени , а выход - к управл ющему входу управл емой линии задержки, отличающеес  тем, что, с целью улучшени  спектральных характеристик выходного сигнала, включен дополнительный фазовый дискриминатор между выходами местного и .опорного генераторов, включены последовательно блок сравнени  и триггер между выходом дополнительного фазового дискриминатора и управл ющими входами коммутируемого запоминающего блока, другой вход которого подключен к выходу коммутируемого зар дно-разр дного блока, а выход - к другому входу блока сравнени .
2. 2.Устройство по п. 1, отличающеес  тем, что блок сравнени  содержит элементы И, выходы которых подключены ко входам элемента ИЛИ, первые входы объединены и  вл ютс  первыми входами блока сравнени , а вторые входы соединены с выходами соответствующих пороговых элементов , входы которых объединены к Яил ютс  вторыми входами блока сравнени . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР о за вке № 2629420/09, кл. Н 03 В 3/04,