SU830251A1 - Устройство обнаружени сигналови изМЕРЕНи иХ пАРАМЕТРОВ - Google Patents

Description

Изобретение относитс  к измерител м частоты и анализаторам спектр частот и может быть использовано дл обнаружени  нескольких сигналов с неизвестной частотой и амплитудой на фоне шума, измерени  их частоты и амплитуды. Известно устройство, представл ю щее собой анализатор спектра последовательного действи  с временной компрессией и содержащее частотно модулированный гетеродин, аналогово запоминающее устройство, смеситель и анализирующий фильтр. Недостатком устройства  вл етс  низка  точность вследствие применени  запоминающего устройства и анализирующего фильтра, выполненных в аналоговом виде. Известно устройство обнаружени  сигнала и определени  его частоты, содержащее полосовой фильтр, аналого цифровой преобразователь, фильтр нижних частот, оператив гое запомина ющее устройство, первый и второй бл ки возведени  в квадрат, выххэды кот рых через сумматор соединены с блоком пам ти и обработки, и хронизато первый выход которого соединен с тактовым входом оперативного запоми нающего устройства, второй выход с блоком пам ти и обработки. Однако невозможность одновременного обнаружени  нескольких сигналов с разной амплитудой вследствие применени  аналого-цифрового преобразовател  в виде квантовател  на два уровн  и оперативного запоминающего устройства в виде регистра сдвига снижает надежность устройства. Цель изобретени  - повышение надежности устройства. Дл  достижени  этой цели в устройство , содержащее полосовой фильтр, аналого-цифровой преобразователь, фильтр нижних частот, оперативный запоминающий блок, первый и второй. блоки возведени  в квадрат, выходы которых через сумматор соединены с блоком пам ти и обработки, и хронизатор , первый выход которого соединен с тактовым ву.опом оперативного запоминающего блока, а второй выход с блоком пам ти и обработки, введены генератор кода фазы, преобразователи кода фазы в действитель.ную и . мнимую составл ющие сигнала гетеродина , первый и второй перемножители, дополнительный фильтр нижних частот, дополнител ьный оперативный запомиигиощий блок, посто нный запоминающий блок, перемножитель комплексных сигналов , первый и второй накопители, причем выход полосового фильтра соединен с аналого-цифровым преобразователем , выход которого соединен с первыми входами первого и второго перемножител , третий выход хронизатора соединен с генератором кода фазы, выход которого через преобра-. эователь кода фазы в действительн ую составл ющую сигнала гетеродина соединен со вторым входом первого перемножител , выход которого через фильтр нижних частот соединен с оперативным запоминающим блоком, и через Преобразователь кода фазы в мнимую составл ющую сигнала гетеродина соединен со вторым входом второго перемножител , выход которого через дополнительный фильтр нижних частот соединен с дополнительным оперативным запоминающим блоком, тактовый вход которого соединен с хронизатором , выход посто нного запоминающего блока соединен с перемножителем комплексных сигналов, вторые входы которого соединены с выходами оперативного и дополнительного оперативного запоминающего блоков, а выходы через первый и второй накопители с первым и вторым блоком возведени  в квсщрат.

На фиг. 1 приведена -блок-схема устройства на фиг..2 - частотновременна  диаграмма его работы.

Устройство содержит (фиг, 1) полосовой фильтр 1, аналого-цифровой преобразователь (АЦП) 2, фильтр 3 нижних частот, оперативный запоминающий блок 4, первый и второй блоки 5 и 6 возведени  в квадрат, сумматор 7, блок 8 пам ти и обработки, хронизатор 9, генератор 10 кода фазы, преобразоват ели кода фазы в действительную Ни мнимую 12 составл ющие сигнала гетеродина, первый и второй перемножители 13 и 14, дополнительный оперативный запоминающий блок 16, посто нный запоминающий блок 17 перемножитель 18 комплексных сигнал первый и второй накопители 19 и 20, При этом полосовой фильтр 1 соедине с АЦП 2, который соединен с перемножител ми 13 и 14. Генератор 10 кода фазы через преобразователи Ни 12 кода фазы в действительную и мнимую составл ющие сигнала гетеродина ; также соединен с перемножител ми, i Перемножители через цифровые фильтр 3 и 15 соедийены с оперативными запоминающими блоками 4 и 16. Оперативные запоминающие устройства соединены с перемножителем 18 комплексиых сигналов, с которым соединен и посто нный запоминающий блок 17. Перёмножитель комплексных сигналов .соединен с накопител ми 19 и 20, KO торые через блоки 5 и 6 возведени 

в квадрат соединены с сумматором 7. Сумматор соединен с блоком 8 пам ти и обработки. Хронизатор 9 соединен с генератором 10кода фазы, оперативным запоминающим блоком 16 и блоком 8 пам ти и обработки.

Устройство работает следующим образом .

Сигнал с выхода полосового филь тра 1, полоса пропускани  которого. переводитс  в цифровую форму с помощью АЦП 2. При таком преобразовании происходит размножение спектров около частоты дискретизации и ее гармоник, в том числе и около нулевой частоты. В полосе около нулевой частоты (фиг. 2)сигнал в общем случае может быть записан как S(t) A(t)cos(Wct, где t - дискретные мометы времени с периодом ; ff- частота дискретизации сигнала в АЦП. : Генератор 10 кода фазы выдает числа,  вл ющиес  значени ми фазы как квадратр чной функции времени Ч(t) П4 tjTo соответствует линейному изменению частоты си(tj Л(.--t/T . Функци  4(t) - периодическа  с периодом Т. Преобразователи 11 и 12 кода фазы образуют на выходе действительную Spn (t) cosf(t) и мнимую ) sin4,(t) составл ющие комплексного сигнала гетеродина S(t)S,g (t)+ ), которые перемножаютс  с сигналом S (t) в перемножител х 13 и 14. Результат этой операции можно записать так

- s(:).l-A(t)e-H.(t)).

: .s((t).

Цифровые фильтры 3 и 15 нижних частот с полосой пропускани  диКц каждый выдел ют действительную и мнимую составл ющие комплексного сигнала разностной частоты S(t). Полезный сигнал на выходах фильтров присутствует в течение времени Т, когда разностна  частота находитс  в интервале ( иЛШ„„). Полоса 4tS)n4 Врем  существовани  сигнала Т задержано относительно начала .периода на- величину1;(Ш.-ладн4)/ т{и)(.-ли)4)/Шр , котора  зависит от значени  частоты .(А; входного сигнала По величине задержки определ етс  частота «i .

На выходе цифровых низкочастотных фильтров формируетс  импульс, частот внутри которого измен етс  по линейному закону (ЛЧМ - импульс). Если перенести начало отсчета времени на f (фиг. 2), то полезный сигнал на выходах фильтров можно записать так

S(V).AtB- %A(t-4) ,

.где t -t-tr.

Период дискретизации сигнала на выходах фильтров выбираетс  из уелоВИЯ ty. Л/Аи .За врем  TH образуетс . N. значений выходного сигнала,

.При этом условии

т.е. t

9

, s)A(w)e M4C -irtA(r,,(-T).

Действительна  и мнима  составл ющие сигнала S(п) записываетс  в два оперативныхзапоминающих блока 4 и 16, соединенных через перемножитель 18 комплексных сигналов, на другой вход которого поступает комплексный сигнал с посто нного запойинающего блока 17, с двум  накопи .тел ми 19 и 20, Эти блоки образуют цифровой согласованный фильтр с ЛЧМ-импульсом, по вл ющимс  на выходах цифровых фильтров нижних часто , Импульсна  характеристика фильтра за;писана в посто нном запоминающем ус тройстве и имее вид

. h(v) . Согласованный фильтр вычисл ет свертку

- 1 )- il5nr ,sV)(v--n) (,

.

котора   вл етс , по существу, спектром сигнала А (п). Блоки 5 и 6 возведени  в квадрат и сумматор 7 предназначены дл  выделени  мощности спектральных составл ющих А (п),

При действии на входе устройства нескольких сигналов с разной частотой и амплитудой на его выходе будут последовательно получены значени  квадратов их амплитуд. Эти числа поступают в блок 8 пам ти и обработки . Здесь они сравниваютс  с порогом и между собой, происходит обнаружение сигналов и измерение ихамплитуд По времени по влени  этих чисел от начала периода Т определ етс  частота сигналов. Метки времени поступают в блок пам ти и обработки от хронизатора 9.

Claims (1)

1. Формула из обретени 

   Устройство обнаружени  сигналов и измерени  их параметров, содержащее полосовой фильтр, аналого-цифровой преобразователь, фильтр нижних частот, оперативный запоминающий блок, первый и второй блоки возведени  в квадрат, выходы которых через сумматор соединены с блоком пам ти и обработки, и хронизатор, первый выход которого соединен с тактовым входом оперативного запоминающего блока, второй выход с блоком пам ти и обработки, о т л и ч а ю ад е е0 с   тем, что, с целью повышени  надежности устройства, в него введены генератор кода фазы, преобразователи кода фазы в действительную и мнимую составл ющие сигнала гетеродина,

   5 первый и второй перемножители, дополнительный фильтр нижних частот, дополнительный оперативный запоминающий блок,посто нный запоминающий блок, перемножитель комплексных сигнгшов,

   0 первый и второй накопители,причем выход полосового фильтра соединен с аналого-цифровым преобразователем,выход которого соединен с первыми входами первого и второго перемножите-, л , третий выход хронизатора соеди5 нен с генератором кода фазы, выход которого через преобразователь кода фазы в действительную составл ющую . сигнала гетеродина соединен со вторым входом первого перемножител , выход

   0 которого через фильтр нижних частЬт ;оединен с оперативным блоком, и через преобразователь кода фазы в мнимую составл ющую сигнала гетеродина соединен со вторим входом второ5 го перемножител , выход которого через дополнительный фильтр нижних частот соединен с дополнительным оперативным запоминающим блоком, тактовый вход которого соединен с хрони0 затором, выход посто нного запоминающего блока соединен .с перемножителем комплексных сигналов, вторые входы которого соединены с выходами оперативного и дополнительного запоминающего блоков, а выходы - через первый

   5 и второй накопители с первым и вторым блоком возведени  в квадрат.