SU830367A1 - Устройство дл сопр жени электроннойВычиСлиТЕльНОй МАшиНы C диСКРЕТНыМидАТчиКАМи - Google Patents

Description

рого  вл ютс  выходами устройства, введены два триггера, причем первый и второй входы первого триггера подключены соответственно к выходу коммутатора и третьему выходу узла синхронизации , а выход - к информационному входу пам ти и второму входу схемы сравнени , выходом соединенной с первым входом второго триггера, второй вход которого подключен ко второму выходу узла синхронизации, а выход и третий вход - соответственно к информационному входу и управл ющему выходу ysfia согласовани  с электронной вычислительной машиной адресный вход которого соединен с выходом счетчика и адресным входом пам ти, вход пуска узла синхронизации соединен с выходом второго триггера , а вход тактов  вл етс  тактовым входом устройства.

На чертеже представлена блокгсхема устройства.

Схема устройства содержит коммутатор If счетчик 2, пам ть 3, схему 4 сравнени , второй триггер 5, первый триггер б, узел 7 синхронизации и узел 8 согласовани  с электронной вычислительной машиной (ЭВМ) входы 9, выходы 10 устройства и тактовый вход 11 устройства.

Устройство работает следующим образом .

Установку устройства в исхрдное состо ние производ т путем загрузки пам ти 3, выполн   дл  этого такое количество операций чтени , которое соответствует количеству входных линий. Узел 7.хронизируетс  тактами сис;те2 1ы, причем по каждому тактовому импульсу формируютс  последовательно три управл ющих сигнала. По каждому первому управл ющему импулйсу , поступающему на счетчик 2 и увеличивающему его содержимое на 1, происходит опрос входов коммутатора 1. По коду счетчика 2, соответствующего адресу заданного входа 9 (канала) , в коммутаторе 1 производитс  выбор канала, а на выходе пам ти 3 устанавливаетс  сигнал состо ни  выбранного канала, запис анны в предыдущем цикле опроса. По второму управл ющему сигналу (третий выход узла 7) производитс  запись уров.н  входного сигнала выбранного канала в триггер б, после чего в схеме 4 сравнени  происходит сравнение уровн  этого сигнала с его уровнем в предьщущем цикле опроса, ранее записанным в пам ти 3. По третьему управл ющему сигналу (второй выход узла 7) производитс  запись в пам ть 3 состо ни  триггера 6, а в триггер 5 - выходного сигнала схемы 4 сравнени . Если схема 4 сравнени  обнаруживает несовпадение логических уровней, она генерирует

сигнал прерывани , который с выхода триггера 5 поступает в узел 7, запреща  формирование управл ющих сигналов, и на информационный вход узла 8.

Операции загрузки и сравнени  выполн ютс  в каждом такте дл  выбранной входной линии. При по влении сигнала запроса прерывани  ЭВМ через узел 8 считывает с выходов 10 код адреса прерывани , анализирует его и устанавливает триггер 5 в исходное состо ние. Сигнал с выхода триггера 5, поступа  на вход узла 7, разрешает формирование сигналов синхронизации , после чего происходит дальнейший анализ сигналов, на входах 9.

Таким образом, введение триггеров позвол ет сократить аппаратурные затраты по сравнению с известным за счет исключени  регистра и упрощени  схемы сравнени .

Claims (2)

1.Авторское свидетельство СССР № 548855, кл, G 06 F 3/04, 1977.

2.Авторское свидетельство СССР по за вке № 2796697/18-24,

кл. G 06 F 3/04, 1979 (прототип).

йкоЗ