Изобретение относитс к технике р диосв зи и может использоватьс в аппаратуре дл исследовани дискретных каналов радиосв зи. По основному авт.св. № 593320 известно .устройство дл обнаружени -и регистрации потока ошибок дискретного канала св зи, содержащее на входе блок обнаружени ошибок, а также счетчик тактовых импульсов и регистратор , например перфоратор, бдок клю чей, элемент ИЛИ, формирователь временных меток, блок промежуточной пам ти, блок управлени , при этом тактовый выход блока обнаружени оши бок подключен к входу счетчика такто вых импульсов, выход которого соединен со входами блока ключей и формировател временных меток, выход кото рого подключен к входу сброс счетчика тактовых импульсов через элемент ИЛИ, к другому входу которого подключен выход блока ключей, а выход знак ошибки блока обнаружени ошибок подключен к соответствующему входу блока промежуточной пам ти, выход которого подключен к входу регистратора , синхронизирующий выход которого через блок управлени подключен к управл ницим входам блока промежуточной пам ти и регистратора 1. Однако известное устройство не обеспечивает малого времени регистрации информации о потоке ошибок. Цель изобретени - сокращение времени регистрации путем сжати регистрируемой информации о потоке ошибок. Дл этого в устройство дл обнаружени и регистрации потока ошибок дискретного канала св зи, содержащее на входе блок обнаружени ошибок, а также сметчик тактовых импульсов и регистратор, например перфоратор, блок ключей, элемент ИЛИ, формирователь временных меток, блок промежуточной пам ти, блок управлени , при этом тактовый выход блока обнаружени ошибок подключен к входу счетчика тактовых импульсов, выход которог соединен со входами блока ключей и формировател временных меток, выход которого подключен к входу сброс счетчика тактовых импульсов через элемент ИЛИ, к другому входу которог подключен выход блока ключей, а выход знак ошибки блока обнаружени ошибок подключен к соответствзпощему входу блока промежуточной пам ти, вы ход которого подключен к входу регис ратора, синхронизирукнций выход которого через блок управлени подключен к управл ющим входам блока промежуто ной пам ти и регистратора, введены распределитель управл ющих сигналов, шифратор временных меток и дополнительный элемент ИЛИ, при этом выход ошибка блока обнаружени ошибок соединен с другим входом блока ключей- через распределитель управл нмцих сигналов, второй вход которого соеди нен с соответствун цим управл нщим входом блока промежуточной пам ти, соответствующий вход которого соединен с вьгюдом блока ключей через дополнительный элемент ИЛИ, а выход формировател временных меток соединен с соответствуюащм входом блока промежуточной пам ти через шифратор временных меток, второй и третий входы которого соединены соответственно с токовым выходом распределите л управл квцих сигналов и со вторым входом дополнительного элемента ИЛИ. На чертеже представлена структурна электрическа схема устройства дл обнаружени и регистрации потока ошибок дискретного канаЛа св зи. Устройство дл обнаружени и регистрации потока ошибок дискретного канала св зи содержит блок обнаружени ошибок 1, счетчик тактовых импул сов 2, регистратор 3, блок ключей 4, элемент ИЛИ 5,, формирователь временных меток 6, блок промежуточной пам ти 7, блок управлени 8, распределитель управл ющих сигналов 9, шифратор временных меток 10, дополнительный элемент ИЛИ 11. Блок промежуточной пам ти состоит из блока операти ной пам ти 12, блока буферной пам ти 1 Э-, ключей 14 и 15. Устройство, работает следующим образом . Тактовые импульсы поступают на вход двоичного п тиразр дного счетчика тактовых импульсов 2, выход каждого разр да которого соединен с соответствующим импульсным ключом блока ключей 4. С по влением сигнала ошибки все п ть ключей этого блока открываютс и двоичное число со счетчика тактовых импульсов 2, соответствующее номеру посылки, на которой происходит ошибка, записываетс через дополнительный элемент ШЙ 1 1 в п ть чеек блока оперативной пам ти 12, Одновременно в седьмую чейку блока оперативной пам ти 12 записываетс сигнал вида ошибок. При записи числа импульсами с выхода блока ключей 4 через элемент ИЛИ 5 производитс сброс счетчика тактовых импульсов 2 в нулевое состо ние. Принимаемые и анализируемые блоком обнаружени ошибок 1 элементарные посылки разбиваютс на блоки по тридцать одной посьшке. Дл этого с приходом каждой тридцать первой посылки форьшрователь временных меток 6 выдает 1|мпульс временной метки, которьй представл етс цифрой в шифраторе временных меток по сигналу с распределител управл ющих сигналов. 9, вырабатываемого по сигналу с выхода блока управ-, лени 8, записываетс в п ть чеек блока .оперативной пам ти 12 после записи числа, соответствующего номеру ошибочной посьшки в случае по влени ошибки, Есда ошибки не по вл ютс в течение времени формировани временной метки, то сигнал с выхода шифратора временных меток 10 записываетс в шестую чейку блока оперативной пам ти 12; Регистратор 3 в ка дцом цикле рвоей работы выдает сигналы синхронизации, поступающие на блок управлени 8, который вьщает в соответствующие моменты цикла работы регистратора 3 с.игналы управлени на перезапись информации из блока оперативной пам ти 52 в блок буферной пам ти 13 через сеть ключей 14, сигналы управлени на регистрацию информации из блока буферной пам ти 13 на бумажную ленту регистратора 3 через сеть ключей 15, сигналы на установку блока буферной пам ти. 13 в исходное состо ние. Сигналы транспортировки ленты на продвижение бумажной ленты регистратором 3. При записи информации из блока оперативной пам ти 12 в блок буферной пам ти 13 блоком управлени 8 вырабатьшаетс
сигнал на установку блока оперативной пам ти 12 в исходное состо ние.