SU843201A1 - Цифровой умножитель частоты - Google Patents

Description

Изобретение относитс  к импульсной ,и измерительной текнике и преаназначено дл  умножени  частоты сигнала при измерении частоты низкочастотных сигналов фазы или формы периодических сигналов. Известен цифровой умножитель частоты основанный на подсчете в течении периода входного сигнала Т числа импульсов с выхода генератора тактовых им- пупьсов (ГТИ), деленных на Км (где К коэффициент делени  депитед  импульсов) .В конце периода это число заноситс  в буферный каскад и в счетчик обратного счета (СОС), на счетный вход которого поступает тактова  частота ГТИ. На выходе ССХЗ образуютс  импульсы частотой ( где - - частота входного периодического сигнала) 1 .Наиболее близок к предлагаемому умножитель частоты импульсов, состо щий иа формировател  импульсов, счетчика чис ла импульсов, буферного каскада, счегчик обратного счета, Ренератора т.актовых импульсов , делител  числа импульсов, элемента задержки и элемента ИЛИ .2. . Обща  погрешность умножителей частоты складываетс  из погрешности от не- :табильности частоты квантующих импульсов , погрешности вследствие квантовани;  периода Т., -и. погрешности, возникающей из - за потери незначителбной части периода умножаемой частоты на перезапись информации из счетчика числа импульсов в буферный каскад и из буферного каскада в счетчик обратного счета. Перва  и треть  составл ющие общей погрешности значительно меньше второй, завис щей от частоты г енератора тактовых импульсов и коэффициента умножени  К . . Цель изобретени  - уменьшение погрешности умножени , возникающей, вследствие квантовани  периода входного сигнала. Поставленна  цель достигаетс  тем, что в цифровой умножирель частотц, содержащий первый буферный каскад, первый счетчик обратного счета, генератор так товых импульсов, выход которого подклю384 чен ко вхоцу делител  ччсла импульсов, выход которого соединен Со счетным вхоаом счетчика числа импульсов и счетным входом первого счетчика обратного счета, выход которого соединен с первым входом первого элемента ИЛИ, вторрй вход которого соединен с выходом формировател  импульсов и входом элемента задержки , Bbixda которого подключен ко входу сброса счетчика числа импульсов и выходу управлени  записью буферного каскада, а выход -ко входу,управлени  записью счётчика обратного счета, вход которого через буферный каскад соединен с выходом счет чика числа импульсов , введены второй элемент ИЛИ, второй счетчик обратного счета , второй бус ерный каскад и второй счетчик числа импульсов, выход которого через второй буферный каскад соединен со входом второго счетчика обратного счета , выход которого подключен к третьему входу первого элемента ИЛИ и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом формировател  импульсов и входом управлени  записью второго буферного каскада, а выход- со входом управлени  записью второго счетчика обратного счета, счетный вход которого соединен с выходом генератора тактовых импульсов, при этом выход де- лйтел  числа импульсов подключен,к счетному входу второго счетчика числа импуль- сбв, вход установки которого соединен с выходом элемента задержки. На фиг, 1 приведена структурна  электрическа  схема предлагаемого устройства на фиг. 2 временные диаграмы, по сн ющие его работу. Устройство состоит из последовательно соединенных первого счетчика 1 числа импульсов , буферного каскада 2, счетчика 3 обратного счета (СОС) , выход которого подключен к первому входу первого элемен та ИЛИ 4, второй вход которого соединен с выходом формировател  5 импульсов, входом элемента 6 задержки и входом управлени  записью буферного каскада 2, а вых первого элемента ИЛИ 4 подключен ко вхо ду управлени  записью СОС 3, счетный вход которого соединен с выходом генератора 7 тактовых импульсов (ГТИ) и входо делител  8 числа импульсов, первый выход которого подключен к счетному входу первого счетчика 1 числа импульсов, вход установки которого соединен с выходом элемента 6 задержки. канал умножени  состоит из последовательно соединенных второго счетчика 9 1 числа импульсов, второго буферного каскада 10 и второго счетчика 11 обратного счета, выход которого подключен к третьему входу первого элемента ИЛИ 4 и второму входу второго элемента ИЛИ 12, первый вход которого соединен с выходом формировател  5 импульсов и входом управлени  записью второго буферного каскада 10, а выход подключен к входу управлени  записью второго СОС 11 счетный вход которого соедийен с выходом ГТИ 7, при этом второй выход делител  8 числа импульсов подключен к счетному входу второго счетчика 9 числа импульсов , вход-установки которого соединен с выходом элемента 6 задержки, Предлагаемое устройство работает следующим образом. Формирователь 5 из входного периодического сигнала ( фиг. 2 а) формирует короткие пр моугольные импульсы (фиг, 2 б) период .повторени  которых равен периоду входного сигнала Т . Эти импульсы поступают на вход элемента 6 задержки, входы управлени  записью буферных Каскадов 2 и 10 и первые входы элементов ИЛИ 4 и 12, На счетный вход первого счетчика 1 поступают импульсы с первого выхода делител -8 числа импульсов с частотой г, U) На счетный вход второго счетчика 9 поступают импульсы со второго выходаГ делител  8 с частотой V-f-. где К(-пК - коэффициент делени  делител  8; П и К - целые числа; ,j. - частота повторени  импульсов ГТИ 7. период входного сигнала Т., в счетчик 1 поступает число импульсов, равное , vvv счетчик 9 2 2 ьх к В конце периода импульсом с выхода формировател  5 эти числа перезаписывают  соответственно в буферный каскад 2, СОС 3 и в буферный каскад 1О, СОС 11. На счетные входы СОС 3 и 11 поступают импульсы с выхода ГТИ 7 с частотой В результате этого число N считываетс  с СОС 3 после перезаписи (момент времени i-Q на фиг. 2 б) через Промежуток вре- мени, равный Т bbix .f t-, с СОС 11 через N, bix.l Т, На выкоце СОС 3 и 11 через проме жутки времени, равные соответственно и T ftblV образуютс  импупьсы виг) которые через элементы ( фиг. 2 ИЛИ 4 и 12 поступают на вхоцы управлени  записью СОС 3 и 11, благодар  ч му числа N и Н,ц аерезаписываютс  из бу ферных каскадов 2 и 10 соответственно в СОС 3 и 11. Таким образом, за перио входного си.гналаТпу на выходе первого канала умножени  (выход СОС 3) образуетс  число импульсов, равное -согласно (5) . тV а на выходе второго канала умножени  (выход СОС 11) равное

1й1

Т

-г За счет усечени  N и N до целого числа при измерении интервала времени, равного Т„ , возникает погрешность кван товани , равна  соответственно где иЬцг -периоды повтор ни  импульсов, поступающих на счетные входы счетчиков 1 и 9 Э соответственно с .первого и второго выхоаоЬ делител  8 числа импульсов. В результате этого на выходе каналов умножени  частоты импульсы формируюге , к,,

т.е..

( 17)

7--П

Cj. к с  не в моменты времени, равные соответственно .I , -. ttv . 1--«,а, ., 1; т 1бх -.Hi ЬЫХ.2 . , 3- , а в моменты времени . ;.--(-) .(ltE,). i--1.2,...K, (1А) т.е. к концу периода Т ( и ) накопленна  ошибка по времени в каналах умножени  частоты равна в наихудшем случае соответственно N Ъ € ЕТ . 2 2 ЬХ ., п Накопленна  ошибка в известном умножителе частоты при коэффи циенте умножени , равном Ry , равна ошибке g. согласно (15). Графики накопленных ошибок ё, и ,, по времени приведены на фиг. 2 д . Отношение § согласно (15) и (16) Со равно . так как В предлагаемом устройстве импульсы с выхода СОС 11, образующейс  в моменты времени согласно (14), используютс  дл  синхронизации СОС 3. Гра.фик накопленной ошибки умножител  частоты ё, приведен на фиг. 2 д., а ее величина к концу пе- . .риода равна -.-v(e- ).Ii3L/ii ,,е,Че,г) TSX т т т/ вх KV/K- 1 1 /-1 -t V ,,„, :f;( Таким образом, погрешность умножени  из - за квантовани  периода входного сигнала в предт агаеМом устройстве меньше чем в известны)с, причем степень уменьшени  погрешнрсти зависит от величинь коэффициентов W и К, 784 Элемент 6 задержки предназначен дл  формировани  импульсов сброса счетчиков -1 и 9 в конце каждого периода после перезаписи чисел, подсчитанных счетчиками 1 и 9 за период Т,, в буферные каска- ды 2 и 1О).Формула изобретен и.   Цифровой умножитель частоты, содержа щий первый буферный каскад, первый счет чик обратного счета, генератор тактовых импульсов , выход которого подключен ко входу делител  числа импульсов, выход которого соединен со счетным входом счетчика числа импульсов и счетному входу первого.счетчика обратного счета, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом формировател  импульсов, входом элемента задержки , выход которого подключен ко входу сброса счетчика числа импульсов и входу управлени  записью, буферного каскада, а выход -ко входу управлени  записью счетчика обратного счета, вход которого через буферный каскад соединен с выходом счетчика числа импульсов, отличающи О18 с   тем, что, с целью yMeni iiieiinH погрош- ности умножени , в нег-о встаены второй элемент ИЛИ, второй счетчик обратного счета, второй буферный каскад и второй счетчик числа импульсов, выход которого через буферный каскпц соединен со входом второго счетчика обратного-счета , выход которого подключен к третьему входу первого элемента ИЛИ и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом формировател  импульсов и входом управлени  звписью второго буферного каскада, а выход - со входом управлени  записью вто- рого счетчика, обратного счета, счетный вход которого соединен с выходом генератора тактовых импульсов, при этом второй выход делител  числа импульсов подключен к счетному входу второго счетчика Импульсов, вход установки которого соединен с выходом элемента задержки. Источники информации, прин тые во внимание при экспертизе 1.Патент США №3970954, кл. 33153 , 1976. 2. ТИИЗР, 1975, т. 63, №9, с. 116117 .

.7

Claims (1)

1. Цифровой умножитель частоты, содержащий первый буферный каскад, первый счетчик обратного счета, генератор тактовых импульсов , выход которого подключен ко входу делителя числа импульсов, вы- 15 ход которого соединен со счетным вхо— л

   дом счетчика числа импульсов и счетному входу первого счетчика обратного счета, выход которого соединен с первым входом первого элемента ИЛИ, второй вход ²⁰ которого соединен с выходом формирова теля импульсов, входом элемента задержки, выход которого подключен ко входу сброса счетчика числа импульсов и входу ₂₅ управления записью, буферного каскада, а выход —ко входу управления записью счетчика обратного счета, вход которого через буферный каскад соединен с выходом счетчика числа импульсов, отличающий с я тем, что, с целью уменьшения погрешности умножения, в него введены второй элемент ИЛИ, второй счетчик обратного счета, второй буферный каскад и второй счетчик числа импульсов, выход которого через второй буферный каскад соединен со входом второго счетчика обратного счета, выход которого подключен к третьему входу первого элемента ИЛИ и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом формирователя импульсов и входом управления записью второго буферного каскада, а выход - со входом управления записью второго счетчика, обратного счета, счетный вход которого соединен с выходом генератора тактовых импульсов, при этом второй выход делителя числа импульсов подключен к счетному входу второго счетчика импульсов, вход установки которого соединен с выходом элемента задержки.