SU853802A2 - Адаптивное устройство синхрони-зАции гЕНЕРАТОРОВ СЕТи СВ зи - Google Patents

Description

1

Изобретение относитс  к синхронизирующим устройствам многоканальных систем св зи, может использоватьс  в системах синхронизации генераторов узлов разветвленных цифровых сетей св зи и  вл етс  усовершенствованием изобретени  по основному авт.св. № 720755.

По основному авт.св. Jf 720755 известно адаптивное устройство синхронизации генераторов сети св зи,содержащее управл емый генератор, фа зовые детекторы и блоки выделени  тактовой частоты, сумматор, выход которого соединен со входом управл емого генератора, анализатор активности каналов, дешифратор, формирователь сигналов управлени  и, по числу каналов, блоки запрета,причем входы анализатора активности каналов и формировател  сигналов управлени  соединены с выходами блоков выделени  тактовой частоты, выходы формировател  сигналов управлени  со входами анализатора активности каналов , выход которого соединен с запрещающими входами блоков запрета и входами дешифратора TlJ.

Однако это устройство имеет невысО кую помехоустойчивость синхронизации.

Целью изобретени   вл етс  повышение помехоустойчивости синхронизации .

Дл  этого в адаптивное устройство синхронизации генераторов сети св зи , содержащее управл емый генератор, фазовые детекторы и блоки выделени  тактовой частоты, сумматор, анализатор активности каналов, дешифра10 тор, формирователь сигналов ynpsfBлеии  и блоки запрета, введены последовательно соединенные анализатор ошибок, блок сравнени  и блок задержки , выход которого подсоединен ко

15 второму входу блока сравнени , к третьему входу которого подключен выход анализатора активности каналов , выход блока сравнени  одновременно подсоединен к дополнительному

20 входу формировател  сигналов управ- лени ,а входы анализатора ошибок объединены с соответствующими входа . ми блоков вьщелени  тактовой частоты. На чертеже представлена структурна  электрическа  схема предложенного адаптивного устройства.

Адаптивное устройство синхронизации генераторов сети цр зи содержит анализатор ошибок 1, блоки 2 выделени  тактовой частоты, число которых

определ етс  числом каналов св зи, фазовые детекторы 3, число которых также равно числу каналов св зи, блоки запрета 4, сумматор 5, управл емый генератор 6, формирователь 7 сигналов управлени , анализатор 8 активности каналов, дешифратор 9, блок сравнени  10 и. блок задержки 11 Выход управл емого генератора 6  вл етс  выходом устройства.

Предложенное устройство работает следующим образом.

Анализатор ошибок определ ет номера каналов, отличающихс  плохим качеством, с помощью косвенных методов обнаружени  ошибок. Информаци  о номерах таких некачественных каналов поступает на блок сравнени  10, на второй вход которого поступаю номера неработающих в данный момент времени каналов св зи с выхода анализатора 8 активности каналов. Если номера некачественных каналов, определенные в анализаторе ошибок 1, и каналов, по которым отмечаетс  перерыв св зи, совпадают, то с блока сранени  10 на вход формировател  7 сигналов управлени  поступает сигнал, запрещающий передачу сигналвв с его выходов. Запрещающий сигнал с выхода блока сравнени  10 передаетс  в течение времени, определ емого блоком задержки 11.

Если врем  перерыва св зи больше времени задержки, запрещающий сигнал снимаетс , и с выхода формировател  7 сигналов управлени  на вход анализатора 8 активности каналов

поступает сигнал на переход к новому режиму, синхронизации.

Таким образом, перерывы св зи из-за некачественных каналов не будут вызывать переходов от одного режима синхронизации к другому. При этом суммарное врем , затрачиваемое на установление синхронизма в сети св зи уменьшитс , и помехоустойчивость синхронизации увеличитс .

Claims (1)

1. Авторское свидетельство СССР № 720755, кл. Н 04 J 3/06,

Н 04 L 7/02, 1978 (прототип). .