SU856012A1

SU856012A1 - Repetition rate scaler with variable fractional counntdown

Info

Publication number: SU856012A1
Application number: SU792842824A
Authority: SU
Inventors: Юрий Соломонович Ицкович; Евгений Иванович Кузьмин
Original assignee: Предприятие П/Я Г-4152
Priority date: 1979-11-22
Filing date: 1979-11-22
Publication date: 1981-08-15

Description

Цель иэобретени -расширение функцион 1льных возможностей путем повыени равномерности следовани выходных импульсов.The purpose of the invention is to expand the functionality of the possibilities by increasing the uniformity of the output pulses.

Поставленна цель достигаетс тем, то в делитель частоты следовани мпульсов с переменным дробным коэфициентом делени , содержащий два счетчика импульсов, информационные входы которых подключены к соответствующим установочным шинам, выход первого счетчика импульсов подключен его установочному входу, первому входу формировател узкого строба и счетному входу второго счетчика импульсов , установочный вход которого соединен с его первым выходом и первым входом формировател широкого строба, второй вход которого-подключен к выходу дшиифратора, информационный вход которого соединен со вторым выходом первого счетчика импульсов , а стробирук ций вход - с первь9м выходом фазосдвигак цей цепи, вход которой соединен с вторым входом формировател узкого строба и первым входом элемента ИЛИ, а второй выход фазосдвигающей цепи и выход формировател узкого строба соединены соответственно с первым и вторым входами элемента И, выход которого соединен с вторым входом элемента ИЛИ, выход которого подключен к счетному входу первого счетчика импульсов, введены коммутатор и формирователь переменного строба, первый и второй входы которого соединены соответственно с выходом формировател широкого строба и выходом первого счетчика импульсов, а первый и второй выходы - с первым и вторым входами коммутатора , третий вход которого соединен с шиной управлени , авыход с третьим входом элемента И.The goal is achieved by the fact that in the frequency divider following pulses with a variable fractional division coefficient, containing two pulse counters, whose information inputs are connected to the corresponding installation buses, the output of the first pulse counter is connected to its installation input, the first input of the narrow gate generator and the counting input of the second counter pulses, the installation input of which is connected to its first output and the first input of a wide strobe driver, the second input of which is connected to the output d The digital input device, whose information input is connected to the second output of the first pulse counter, and the gating input, to the first 9 output of the phase shifter circuit, whose input is connected to the second input of the narrow gate generator and the first input of the OR element, and the second output of the phase shifter circuit and the output of the narrow gate generator connected respectively to the first and second inputs of the AND element, the output of which is connected to the second input of the OR element, the output of which is connected to the counting input of the first pulse counter, the switch is inserted and the ovatel alternating gate, first and second inputs connected respectively to the output of the wide gate and the output of the first pulse counter, and the first and second outputs - the first and second inputs of the switch, a third input coupled to the control bus, the third input avyhod element I.

На чертеже представлена структурна схема устройства.The drawing shows a block diagram of the device.

Устройство содержит счетчик 1 входных импульсов, счетчик 2 выходных импульсов, дешифратор 3, фазосдвигающую цепь 4, формирователь 5 ишрокого строба, элемент 6 ИЛИ, формирователь 7 узкого строба, формирователь 8 переменного строба, коммутатор 9, элемент 10 И, установочные шины 11 и 12, шину 13 управлени .The device contains a counter 1 input pulses, a counter 2 output pulses, a decoder 3, phase-shifting circuit 4, shaper 5 and a narrow strobe, element 6 OR, shaper 7 narrow gate, shaper 8 variable strobe, switch 9, element 10 And, installation bus 11 and 12 bus 13 control.

Принцип работы делител , например,The operating principle of the divider, for example,

его работа при ,5, заключаетс в следующем. his work with, 5, is as follows.

На шину 13 поступает сигнаш , устанавливающий коммутатор 9 в положение , при котором третий вход элемента 10 И св зан с первым выходом формировател 8.The bus 13 receives the signal setting switch 9 to the position in which the third input of the element 10 is connected with the first output of the driver 8.

В исходном положении которому соответствует окончание предшествующего цикла делени , счётчики 1 и 2 устанавливаютс в состо ни , определ емые установочными шинами 11 и 12In the initial position, which corresponds to the end of the previous division cycle, counters 1 and 2 are installed in the state defined by the installation tires 11 and 12

оответственно, при этом счетчик 1 аходитс в состо нии т (К+1) , счетчик 2 - в состо нии mj, 22-m, где п и п,2 - разр дности счетчиков 1 и 2 соответственно, К - коэффициент елени .Respectively, with the counter 1 being in the state m (K + 1), the meter 2 is in the state mj, 22-m, where n and n, 2 are the bits of counters 1 and 2, respectively, K is the coefficient of el.

Дешифратор 3 настроен на-число - 2п. Формирователи 5 и 7, выполенные , например, на триггерах с разельным запуском, соответственно в нулевом и единичном состо ни х. Формирователь 8, выполненный, например, на счетном триггере с возможностью установки его в фиксированное положение , находитс в единичном состо нии (на его первом выходе , на втором О ), так как на первый вход формировател 8 поступает нуле- . вой уровень. На первом и втором входах элемента 10 И - единичный уровень . IThe decoder 3 is set to -number - 2p. The formers 5 and 7, performed, for example, on triggers with separate start, respectively, in zero and one states. A shaper 8, made, for example, on a counting trigger with the possibility of setting it in a fixed position, is in a single state (at its first output, at a second O), since the first input of the shaper 8 is zero. howl level At the first and second inputs of the element 10 And - the unit level. I

Импульс входной последовательности , вызывающий формирование последнего выходного импульса делител предшествующего цикла делени и задержанный фазосдвигающей цепью 4 на врем Тфз, -tgx f приходит на первый вход элемента 10 и далее, через элемент б ИЛИ поступает на счетный вход счетчика 1, перевод его в состо ние к, т.е. увеличива его предыдущее , исходное состо ние на 1. Пришедший импульс входной последовательности через элемент б ИЛИ поступает на счетный вход счетчика 1, перевод его в состо ние 2 -К+1, т.е. также увеличива его предыдущее состо ние на единицу. Импульс входной последовательности устанавливает формирователь 7 в нулевое состо ние, запреща тем самьм срабатывание счетчика 1 от импульса, задержанного фазосдвигающей цепью 4.The pulse of the input sequence, causing the formation of the last output pulse of the divider of the previous division cycle and delayed by the phase-shifting circuit 4 by the time Tfz, -tgx f arrives at the first input of element 10 and further, through element b OR enters the counting input of counter 1, converting it to state i.e. increasing its previous, initial state by 1. The incoming impulse of the input sequence through element b OR arrives at the counting input of counter 1, transferring it to the state 2 -K + 1, i.e. also increasing its previous state by one. The impulse of the input sequence sets the shaper 7 to the zero state, thereby prohibiting the triggering of counter 1 from the pulse delayed by the phase-shifting circuit 4.

При поступлении К импульсов входной последовательности счетчик 1 вырабатывает сигнал переполнени , который поступает на выход делител , на вход установки счетчика 1, устанавлива его в исходное состо ние щ, определ емое установочной шиной 11, на счетный вход счетчика 2, перевод его в состо ние -m+1, т.е. увеличива его предыдущее, исходное состо ние на единицу, на первый вход формировател 7, устанавлива его в единичное состо ние, и на вход формировател 8, не измен при этом состо ни последнего, так как на другой . вход формировател 8 продолжает по- ступать сигнал нулевого уровн , блокирующий его счетный вход.Upon receipt of the pulses of the input sequence, the counter 1 generates an overflow signal, which goes to the output of the divider, to the installation input of the counter 1, sets it to the initial state u, determined by the mounting bus 11, to the counting input of the counter 2, converting it to the state m + 1, i.e. increasing its previous, initial state by one, to the first input of the imaging unit 7, set it to the unit state, and to the input of the imaging unit 8, while not changing the state of the latter, as to the other. the input of the driver 8 continues to receive a zero-level signal, blocking its counting input.

Claims

1. USSR author's certificate No. 658742, cl. H 03 K 23/00, 01/10/77.

2. Author's testimony of the USSR

According to the application 2680447 / 18-21, cl. H 03 K 23/00, 1978.