SU856028A2

SU856028A2 - Устройство синхронизации с дискретным управлением

Info

Publication number: SU856028A2
Application number: SU782697643A
Authority: SU
Inventors: Борис Григорьевич Захарченко
Original assignee: Войсковая Часть 25871
Priority date: 1978-12-18
Filing date: 1978-12-18
Publication date: 1981-08-15

Description

(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ С ДИСКРЕТНЫМ УПРАВЛЕНИЕМ

1

Изобретение относитс к технике .передачи сообщений дискретными сигНсшами и может использоватьс в системах передачи кодограмм и команд телеуправлени , в частности по коротковолновым радиоканалам.

Известно устройство синхронизации с дискретным управлением, содержащее селектор фронтов импульсов, дискриминатор ложной синхронизации, фазовый дискриминатор, усредн ющий блок, делитель частоты, задающий генератор , три элемента ИЛИ и ключ 1 .

Однако данное устройство имеет недостаточную точность синхронизации .

По основному авт. св. № 758547 известно устройство синхронизации с дискретным управлением, содержащее селектор фронтов импульсов, выход которого подключен к входам дискриминатора ложной синхронизации и фазового дискриминатора, выходы которого через усредн ющий блок подключены к одному из входов делител частоты, к другому входу которого подключен выход задающего генератора, а выход делител частоты подключен к управл ющим входам фазового дискри-: минатора и дискриминатора ложной сиихронизации ,содержащее также три элемента ИЛИ иключ,при этом выходаа фазового дискриминатора через первый элемент ИЛИ подключены к одному из входов ключа,к другому входу которого подключен выход дискриминатора ложной синхронизации,а выход ключа подключен к дополнительному входу делител частоты через второй элемент, ИЛИ,к вто10 рому входу которого подключен второй выход усредн ющего блока, первый и второй выхода которого через третий элемент ИЛИ подключены к входу Запрет ключа. Дл повышени точности

15 синхронизации в устройство введены дешифратор и блок задержки, причем дополнительный выход делител частоты подключен к входу дешифратора, включенного между выходом делител

20 частоты и управл ющим входом дискримина тора ложной синхронизации, выход которого через блок задержки подклю- чей к другому входу ключа, вход которого соединен с другим входом бло25 ка задержки 2 . ...

Однако у этого устройства большое , врем вхождени в синхронизм, Цель изобретени - сокращение времени вхождени в синхронизм.

Дл достижени поставленной цели в устройство синхронизации с дискретным управлением, содержащее селектор фронтов импульсов, выход которого подключен к входам дискриминатора ложной синхронизации и фазового дискриминатора , выходы которого через усредн ющий блок подключены к одному из входов делител частоты, к другому входу которого подключен выход задающего генератора, а выход делител частоты подключен к управл ющим входам фазового дискриминатора и дискриминатора ложной синхронизации, содержащее также три элемента ИЛИ и слюч, при этом выходы фазового дискриминаторй через первый элемент ИЛИ подключены к одному из входов ключа, к другому входу которого подключен выход дискриминатора ложной синхронизации, а выход ключа подключей к дополнител ному входу делител частоты через второй элемент ИЛИ, к второму входу которого подключен второй выход усредн ющего блока, первый и второй выходы которого через третий элемент ИЛИ подключены к входу Запрет ключа, содержащее также дешифратор и .блок задержки, причем дополнительный выход делител частоты подключен к входу дешифратора, включенного между выходом делител частоты и управл ющим входом дискриминатора ложной синхронизации, выход которого через блок задержки подключен к другому вхду ключа, вход которого соединен с другим входом блока задержки, введен счетчик импульсов, входал которого соответственно соединены с выходом блока задержки и выходом первого элемента ИЛИ, а выход счетчика импульсов подключен к дополнительному входу третьего элемента ИЛИ.

На чертеже изображена структурна электрическа схема устройства синхронизации с дискретным управлением .

Устройство содержит селектор 1 фронтов импульсов, задающий генератор 2, делитель 3 частоты, фазовый дискриминатор 4, усредн ющий блок 5, первый элемент ИЛИ б, второй элемент ИЛИ 7, третий элемент ИЛИ 8, дешифратор 9, дискриминатор 10 ложной ,синхронизации, блок 11 задержки, клю 12 и счетчик 13 импульсов.

Устройство работает следующим образом ..

Во врем приема информации сигналы , соответствующие знача11р1М моментам , с выхода селектора 1 фронтов импульсов поступают на фазовый дискриминатор 4 и дискриминатор 10 ложной синхронизации.. При отсутствии ложной синхронизации фазовый дискриминатор 4 определ ет знак рассогласовани фазы, в зависимости от которого выдает импульсы добавлени , либо вычитани на усредн ющий блок 5. Сигналы

на выходе усредн кадего блока 5 по вл ютс только в том случае, если количество импульсов добавлени (вычитни ) , .поступающих с выхода фазового дискриминатора 4, устойчиво преобла дает над количеством импульсов вычитани (добавлени ) в течение периода усреднени . Емкость усредн ющего блока 5 дл сеансной св зи по КВ-радиоканалам выбираетс исход -рт ожидаемой величины дроблени принй аемой посылки ZTo (при заданном соотношении сигнал/помеха) и лежит в предедах 2-3, Сигнал с выхода усредн ющего блока 5 поступает на делитель 3 частоты, измен .фазу тактовых импульсов .

При возникновении ложной синхронизации (веро тность такого событи достаточно велика при сеансной св зи по КВ-радиоканалам и зависит от ожидаемой величины преобладани Р

Aomewx tj2

tnабсолютна величина

где То

преобладани , а также зависит от частоты сеансной св зи) дискриминатор 10 ложной синхронизации через врем , определ емое блоком 11.задержки, вьйает одновременно управл ющий сигнал на ключ 12 и на разрешающий вход счетчика 13 импульсов. Ключ 12 открываетс , и импульсы добавлени и вычитани , поочередно поступающие с выходов фазового дискриминатора 4, а также импульсы с выхода задающего генератора 2 (частота следовани равна К) через первый элемент 6 ИЛИ, открытый ключ 12 и второй элемент 7 ИЛИ поступают на дополнительный вход делител 3 частотьд и одновременно эти импульсы поступают на считывающий вход счетчика 13 импульсов, который начинает их подсчет.

При этом в силу поочередного поступлени импульсов добавлени и вычитани с обоих выходов фазового дискриминатора 4 усредн ющий блок 5 не выдает управл ющих сигналоБ на делитель 3 частоты, и фаза тактовых импульсов измен етс только сигналами , поступающими с выхода ключа 12.

Врем вхождени fe синхронизм, т.е скорость вывода системы из зоны ложной синхронизации, определ етс количеством управл ющих сигналов, поступающих с выхода задающего генератора 2 и с выхода фазового дискриминатора 4. Так как с момента открыти ключа 12, т.е. с момента возникновени ложной синхронизации, становитс известно, что фаза тактовых импульсов отстает (опережает) на

угол Ч о-Со12г то ключ 12 должен открыТо

ватьс на врем Т $

Это врем

определ ет счетчик 13 импульсов со взаимным сбросом (К/2-2) разр да, где К/2 - количество импульсов, необ

Claims

^! Формула изобретения

Устройство синхронизации с дискретным управлением по авт. св. » 758547, отличающеес я тем, что,’ с целью сокращения времени вхождения в синхронизм, введен счетчик импульсов, входы которого соответственно соеди2Q.йены с выходом блока задержки и выходом первого элемента_tИЛИ,а выход счетчика импульсов подключен к дополни тельному входу третьего элемента ИЛИ. Источники информации, .принятые во внимание при экспертизе свидетельство СССР 04 L 7/02, 1974.