SU882019A1

SU882019A1 - Устройство дл приема фазоманипулированных сигналов

Info

Publication number: SU882019A1
Application number: SU792739396A
Authority: SU
Inventors: Николай Тимофеевич Петрович; Олег Николаевич Порохов
Original assignee: Предприятие П/Я Р-6609
Priority date: 1979-03-19
Filing date: 1979-03-19
Publication date: 1981-11-15

Description

1

Изобретение относитс к св зи и может использоватьс в цифровых системах передачи ииформации.

Известио устройство дл приема фазоманипулированных сигналов, содержащее последовательно соединенные усилитель и -фазовый детектор, выходы которого подключены к входам решающего блока и блока восстановлени посылок, выход которого соединен с соответствующим входом решающего блока, а также декодер, выходы которого подключены к входам потребител дискретной информации и регистратора ошибок 1.

Однако известное устройство имеет сравнительно невысокую помехоустойчивость.

Целью изобретени вл етс повыщениё помехоустойчивости .

Дл этого в устройство введены коммутатор , блок обнаружени сигналов и последовательно соединенные умножитель частоты, делитель частоты и фазовращатель, выходы которого подключены к дополнительным входам фазового детектора, вход которого соединен с входом умножител частоты, при этом выходы решающего блока подключены к входам коммутатора и блока обнаружени сигналов, выходы которого соединены с дополнительными входами коммутатора, выходы которого подключены к входам декодера, дополнительный вход которого соединен с выходом блока восстановлени посылок и соответствующим входом блока обнаружени сигналов.

На чертеже приведена структурна электрическа схема предложенного устройства.

Устройство дл приема фазоманипулированHbix сигналов содержит регистратор 1 ошибок, потребитель 2 дискретной информации, декодер 3, коммутатор 4, блок 5 обнаружени сигналов , усилитель 6, умножитель 7 частоты, делитель 8 частоты, фазовращатель 9, фазовый детектор 10, блок 11 восстановлени посылок и решающий блок 12.

Устрой гво работает следующим образом.

Claims

В передающем устройстве (на чертеже не показано ) подлежащую передаче двоичную информацию преобразуют в троичный сигнал, которым модулируют по фазе несущую, излучаемую по каналу св зи (на чертеже не показан). Фазоманипулированный сигнал после усилени в усилителе 6 дл сн ти манипул ции проходит через умножитель 7 и делитель 8 и поступает в фазовращатель 9, где формируютс опорные напр жени с трем различными фазами; Благодар им в фазовом детекторе 10 усиленный сигнал детектируетс . Вызванное манипул цией фазы входного сигнала каждое изменение напр жени на выходе фазового детектора 10 используетс блоком 11 дл восстановлени границ линейных посылок. Сигнал с блока 11 управл ет решающим блоком 12 и используетс в блоке 5. Из-за неопределенности фазы при делении . частоты возникает неопределенность в прин тии , рещений по троичным сигналам. Позтому опналы рещающего блока 12 поступают в блок 5, где осуществл етс обнаружение сигналов запрещенной кодовой группы, которые могут по витьс только на двух соседних посылках. Этот сигнал управл ет коммутатором 4, подклю чающим сигналы решающего блока 12 к соответствующим входам декодера 3, синхронна работа которого обеспечиваетс блоком 11. После преобразовани троичных сигналов в декодере 3 двоичные сигналы поступают потребителю 2, Контроль за качеством прохождени информации осуществл етс в регистраторе 1 обнаружением запрещенной группы троичных сигналов в декодере 3. Дл исключени вли ни ошибок на обнаруriCHHe запрещенной группы и ложные срабатывани блок 5 обладает инерционностью. Предложенное устройство позвол ет повысить гимехоустойчивость передачи сигналов и обеспе чивает синхронизацию в системе передачи при любом непрерывном количестве нулей и единиц в исходной двончной информации. Формула изобретени Устройство дл приема фазомашшулированных снгналов, содержащее последовательно соединенные усилитель и фазовый детектор, выходы которого подключены к входам решающего блока и блока восстановлени посылок, выход которого соединен с соответствующим входом решающего блока, а также декодер, выходы которого подключены к входам потребител дискретной информации и регистратора ошибок , отличающеес тем, что, с целью повышени помехоустойчивости, введены коммутатор, блок обнаружени сигналов и последовательно соединенные умножитель частоты, делитель частоты и фазовращатель, выходы которого подключены к дополнительным входам фазового детектора, вход которого соединен с входом умножител частоты, при этом выходы решающего блока подключены к входам коммутатора и блока обнаружени сигналов, выходы которого соединены с дополнительными входами коммутатора, выходы которого подключены к входам декодера, допошштельный вход которого соединен с выходом блока восстановлени посылок и соответствующим входом блока обнаружени сигналов. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство ХСР по за вке N« 2363577/18-09, кл. Н 04 L 5/00, 1976 (прототип ).