SU885884A2 - Устройство дл контрол скорости изменени частоты - Google Patents

Устройство дл контрол скорости изменени частоты Download PDF

Info

Publication number
SU885884A2
SU885884A2 SU792801076A SU2801076A SU885884A2 SU 885884 A2 SU885884 A2 SU 885884A2 SU 792801076 A SU792801076 A SU 792801076A SU 2801076 A SU2801076 A SU 2801076A SU 885884 A2 SU885884 A2 SU 885884A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
signal
signals
Prior art date
Application number
SU792801076A
Other languages
English (en)
Inventor
Анатолий Михайлович Мурашко
Александр Сергеевич Карегин
Original Assignee
Предприятие П/Я В-2572
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2572 filed Critical Предприятие П/Я В-2572
Priority to SU792801076A priority Critical patent/SU885884A2/ru
Application granted granted Critical
Publication of SU885884A2 publication Critical patent/SU885884A2/ru

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СКОРОСТИ ИЗМЕНЕНИЯ ЧАСТОТЫ
I
Изобретение относитс  к контрольно измерительной технике., в частности к малоинерционным устройствам контрол  скорости вращени  и ускорени  и может быть использовано в системах автоматического управлени  и контрол , в которых информаци  представлена в частотной форме.
По основному авт. св. № 811156 известно устройство дл  контрол  скорости изменени  частоты, содержащее датчик оборотов, формирователь входных сигналов, блок управлени , счетчик , блок обработки кода периода, конъюктор, формирователь выходных сигналов и генератор эталонной частоты , причем блок обработки кода периода состоит из шифратора, блока умножени , блока разности периодов и блока сравнени  l3
Недостатком этого устройства  вл етс  то, что он имеет низкую помехоустойчивость в услови х внешних помех , а также при кратковременных прерывани х сигналов датчика оборотов, обусловленных, например, обрывами или короткими замыкани ми в датчике или его цеп х. В этих случа х пропадание одного или нескольких сигналов датчика оборотов может привести к такой последовательности входных сигналов , котора  имеет место при аварийной работе контролируемого объекта , и поэтому устройство может сформировать ложный выходной сигнал.
Цель изобретени  - повьшение помехоустойчивости .
Поставленна  цель достигаетс  тем, что устройство дл  контрол  скорости изменени  частоты, содержащее последовательно соединенные датчик оборотов , формирователь входных сигналов, и блок управлени , первьй, третий и второй выходы которого соединены соответственно с первым и вторым входами счетчика и с первым входом основного конъюнктора, генератор эталонной частоты, выход которого подключен к третьему входу счетчика, выход которого соединен через блок обработки кода со вторым входом основного конъюнктора, выход которого, соединен с первым входом формировател  выходных сигналов, дополнительно введены два блока сравнени , два коъюнкто-ра , два дизъюнктора и формирователь блокирунлцих импульсов, причем выход счетчика через первый блок сравнени  соединен с первыми входами дополнительных дизъюнкторов. и напосредственно со входом второго блока сравнени  первый выход которого соединен с третьим входом основного конъюнктора, второй выход второго блока сравнени  подключен ко. второму входу первого дизъюнктора, выход которого соединен с первым входом первого дополнительного конъюнктора, второй вход которого подключен ко второму выходу блока управлени , и первому входу второго дополнительного конъюнктора. второй вход которого соединен с выходом блока обработки кода, а выходс вторым входом второго дизъюнктора, третий вход которого через формирователь блокирующих импульсов подключен к выходу первого конъюнктора , выход второго дизъюнктора соединен со вторым входом формировател  выходных сигналов.
На фиг, 1 представлена блок-схема устройства дл  контрол  скорости изменени  частоты; на фиг. 2 возможньй вариант устройства, на фиг. 3 - 5 - диаграммы,. по сн ющие его работу.
В состав устройства вход т датчик Г оборотов/формирователь 2 входных сигналов, блок 3 управлени , счетчик 4, блок 5 обработки кода периода , конъюнкторы 6-8, формирователь 9 выходных сигналов, генератор 10 эталонной частоты, блоки 11 и 12 сравнени , дизъюнкторы 13 и 14, формирователь 15 блокирующих импульсов , :
I
Устройство работает следующим образом .
Сигнал с датчика 1, сбответствующий началу периода Т, поступает на формирователь 2, вырабатывающий при этом импульс, на переднем фронте которого происходит запуск блока 3, При этом на первом выходе блока 3 по вл етс  запрещандций импульс, а на втором выходе - разрешающий. Импульс первого выхода блока 3 пода858844
етс  на первый вход счетчика 4 и запрещает поступление сигналов генератора 10 в счетчик 4.
После окончани  импульса на втором выходе блока 3 по вл етс  импульс управлени  на его третьем выходе , который подаетс  на второй вход счетчика 4. На заднем фронте этого импульса происходит установ 0 ка счетчика 4 и блока 3 в исходное состо ние. При этом на первом выходе блрка 3 по вл етс  разрешающий сигнал и сигналы генератора 10 начинают заполн ть счетчик 4. В последнем 5 формируютс  коды чисел, информаци  о которых поступает на входы блока 5 обработки кода периода и блоки 11-12 сравнени .
R момент прихода следутащего сигнала датчик 1, соответствующего окончани  периода Т, и началу периода , в счетчике 4 сформируетс  число , пропорциональное дли-f тельноети периода TJ, в блоке 5 бу . дет получен результат обработки кода периода.
При этом импульс первого выхода блока 3 запрещает поступление сигналов генератора 10 в счетчик 4. Открывающий импульс второго выхода 3 блока 3 поступает на вход конъюнктора б и входы конъюнкторов 7 и 8,
Возможны следующие варианты работы устройства,
35 1. Результат обработки кода в блоке 5 не соответствует требовани м нормальной работы контролируемого объекта. При этом с выхода блока 5 на вход конъюнктора 6 будет подан
40 открывающий сигнал (сигнал Авари ), а с другого выхода блоки 5 на вход конъюнктора 7 - закрывающий сигнал.
1-1. При счетчике 4 сформируетс  число, которое будет
больше порога срабатывани  блока 11, но меньше порога срабатывани  блока 12, В этом случае на одном выходе блока 11 будет открывающий сигнал, а на ее другом выходе и на выходе блока 12 открывающие сигналы будут отсутствовать. Поэтому дизъюнктор 13 и конъюнкторы 7 и 8 будут закрыты , формирователь 15 не будет запущен , на всех трех входах дизъюнктора 14 открывающие сигналы будут отсутствовать и он не выработает сигнала начальной установки формировател  9.
Так как на всех трех входах конъюнктора 6 будут открывающие сигналы, то он сформирует импульс, который запишет в формирователь 9 логическую 1.
1-2. Если ° счетчике 4 сформируетс  число, меньшее порогов срабатывани  блоков 11 и 12 и на одном выходе блока 11 будет закрывающий сигнал, на ее другом выходе - открывающий, а на выходе блока 12 открывающий сигнал будет отсутствовать . Поэтому конъюнкторы 6 и 7 будут закрыты, а дизъюнктор 13 и конъюнктор 8 открыты и выходной импульс конъюнктора 8 запустит формирователь 15, сигнал которого, пройд  через дизъюнктор 14, поступит на установочный вход формировател  9, установит этот формирователь в исходное состо ние и заблокирует его счетный вход на врем С ;5д 2
1-3. Если же T.T.j|,jjj,jTO число в счетчике 4 будет больше порогов срабатываний блоков 11 и 12, В этом случае на одном выходе блока 11 и на выходе б:г1ока 12 будут открывающие сигналы, на другом выходе блока 11 .открывающий сигнал будет отсутствовать . При этом открывающий сигнал на выходе блока 12 по витс  до окончани  периода Т; , и пройд  через дизъюнктор 19, установит формирователь 9 в исходное состо ние.
В момент поступлени  импульса со второго выхода блока 3 на конъюнктор 8 происходит запуск формировател  15, при этом счетный вход формировател  9 будет заблокирован на врем  Трд .
2. Результат обработки кода в блоке 5 соответствует требовани м нормальной работы контролируемого объекта . При.этом с одного выхода блока 5 на вход конъюнктора 6 подаетс  закрывающий сигнал, а с его другого выхода на вход коньюнктора 7 - открывающий .
В этом случае, независимо от того , в каком состо нии наход тс  блоки 11 и 12, конъюнктор 7 вырабатывает импульс, который, пройд  через дизъюнктор 14, устанавливает формирователь 9 в исходное состо ние.
Аналогично тому, как это имело место в случа х 1-2 и 1-3, при при Т 7 Ту,оп 1роисходит запуск формировател  15 и счетный
вход формировател  9 будет заблокирован на врем  ТГсд.
Во всех рассмотренных случа х после окончани  импульса на втором
выходе блока 3 по вл етс  сигнал управлени  на его третьем выходе, который поступает на вход счетчика 4, На заднем фронте этого импульса происходит установка счетчика 4 и
блока 3 в исходное состо ние. С этого момента начнетс  новый цикл контрол  параметров вращени .
Если на втором цикле контрол  повтор етс  ситуаци  1-1, то в формирователь 9 записываетс  втора  логическа  1 и он вырабатывает выходной сигнал.
Если же повтор етс  одна из си туаций, при которых на формирователь 15 подаетс  запускающий сигнал с конъюнктора 8, то выходной импульс формировател  -15 продлитс  в тече ние времени 2Грд с момента последнего запуска и тем самым будет вновь
обеспечена блокировка счетного
входа формировател  9 на врем  Тс. 2 Т,,,.
На фиг. 2 представлен один из возможных вариантов реализации предлагаемого устройства. В этом устройстве роль блока 3 управлени  выпол-г н ют регистр сдвига и триггер, блок 5 обработки кода периода состоит из шифратора 16, в качестве которого использован блок тумблеров, блока 17 умножени  чисел, блока 18 разности периодов, реализованного на счетчике обратного счета, блока сравнени  19. Формирователь 9 выходных сигналов состоит из счетчика 20 и выходного усилител  21, генератор 10 эталонной частоты представл ет собой мультивибратор.
Блок 11 сравнени  состоит из конъюнктора 22 и триггера 23, а блок сравнени  12 - из конъюнктора 24 и триггера 25. При этом пороги срабатывани  блоков 11 и 12 сравнени  обеспечиваютс  соответствующим подключением входов конъюнкторов 22 и 24 к выходам счетчика 4. Формирователь 15 блокирующих импульсов выполнен на ключе 26, RC-цепи 27 и триггера Шмидта ,28.

Claims (1)

  1. Устройство, представленное на фиг. 2, позвол ет контролировать углрвое ускорение по модулю (одновременный контроль положительного и отрицательного предельных значений углового ускорени ). Введение в известное устройство двух блоков сравнени , двух дизъюнкт ров, двух кошьюнкторов, формировател  блокирую1чих импульсов с длительно с тьюС/р-д 2 Ту,,1/и соответствующих св зей, а также использование принци па накоплени  двух следующих друг за другом сигналов Авари , позвол ет полностью исключить лржное срабатывание устройства, обусловленное действием помех или прерыванием сигналов датчика оборотов, при работе устройства в диапазоне скорости вращени ., дл  которого выполн етс  ус-ловие uf) ШЖ умах где и);,и у, соответственно минимальна  и максимальна  скорость вращени  в заданном диапа зоне. Выража  в последнем условии скорость вращени  через период вращени  объекта контрол , получаем hnin Cfmm TmiH Try,a На фиг. 3-5 прин ты следзющие условные обозначени : С , С, С - сиг налы датчика оборотов; П, 112 Я и л - помехи. . При этом вновь ввеДеншю функциональные элементы схемы и св зи обес печивают блокировку выхода устройства при подаче на его вход сигналов период следовани  которых не соответ ствует заданному диапазону контрол  скорости вращени , тем самым обеспечиваетс  исключение ложного срабатывани  при воздействии высокочастот .ных помех (фиг. 3, что реализуетс  блоком 11, и исключение ложного сиг нала при кратковременных прерывани х сигналов датчика оборотов, что обеспечиваетс  блоком 12, а также расширение импульса, блокирующего выход устройства, до значени  72 Туу,д,что необходимо дл  исключени  ложного сигнала при случайном сочетании помех (фиг. 4), когда два смежных периода-Т и Т, дел тс  дв м  помехами Пу, и 112.на четыре интер вала Т Т„2,Тп,,и Тп4,причем ,,,.х« ,, irxatx48 В этом случае в момент окончани  периода Т блок 11 вырабатывает сигнал , запрещающий прохождение сигнала Авари  блока 5, а также сигнал, разрешающий запуск формировател  15. При этом импульс формировател  15 устанавливает формирователь 9 в исходное состо ние. В момент окончани  периодов Tf, Tfil) первом выходе блока 11 будет разрешающий сигнал (так как , Тп,)и ложные сигналы Авари  блока 5 будут поданы на первый вход формировател  9. Однако эти сигналы не вызовут срабатывани  устройства, так как в течение времени Тр-д 2 Т у - ервый вход формировател  9 будет блокирован импульсом формировател  15. Кроме того, в формирователе 9 выходных сигналов предусмотрено использование накопител , позвол ющего формировать выходной сигнал только после подачи на вход устройства двух и более следующих друг за другом критических периодов вращени  контролируемого объекта. Такой алгоритм работы устройства обусловлен необходимостью запрета выдачи ложного сигнала при по влении случайной помехи в интервале АБ пе/ч риода .Т (фиг. 5J, где , WT i TT - Tn +Tna T OJX-B этом случае в момент окончани  периода Т (2 ёудет разрешена подача сигнала Авари  из блока 5 на счетный вход формировател  9 и в последнем может быть записана логическа  1. Однако в момент окончани  периода информаци  будет стерта, так как , при этом I TYfliyf будет произведена установка формировател  9 в исходное состо ние. Таким образом, в предлагаемом устройртве дл  контрол  параметров вращени  полностью исключено-ложное срабатывание при работе устройства в услови х помех и прерываний сигналов датчика оборотов. При этом устройство работает в относительно диапазоне скорости вращени  ( jaiil- o,5) и обеспечивает высокое fflwiQx быстродействие контрол . Формула изобретени  Устройство дл  контрол  скорости изменени  частоты по основному авт. св. № 811156, отличающеес  тем, что, с целью повышени 
    помехоустойчивости, в него дополнительно введены два блока сравнени , два конъюнктора, два диэъюнктора, и формирователь блокируищих импульсов , причем выход счетчика через первый блок сравнени  соединен с первыми входами дизъюнкторов и непосредственно со входом второго блока сравнени , первый выход которого соединен с третьим входом основного конъ юнктора, второй выход второго блока сравнени  подключен ко второму входу- первого дизъюнктора, выход которого соединен с.первым входом первого дополнительного конъюнктора, второй вход которого подключен ко
    8588410
    второму выходу блока управлени  и первому входу второго дополнительного конъюнктора, второй вход которого соединен с выходом блока обработки коJ да, а выход - со вторым входом второго дизъюнктора, третий вход которого через формирователь блокирукхцих импульсов подключен к выходу первого . конъюнктора, выход второго дизъюнкто10 РЗ соединен со вторым входом формировател  выхопйых-сигналов.
    Источники информации, прин тые во внимание при экспертизе ., 1. Авторское свидетельство-СССР № 8П156, 28.03.79.
SU792801076A 1979-07-20 1979-07-20 Устройство дл контрол скорости изменени частоты SU885884A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792801076A SU885884A2 (ru) 1979-07-20 1979-07-20 Устройство дл контрол скорости изменени частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792801076A SU885884A2 (ru) 1979-07-20 1979-07-20 Устройство дл контрол скорости изменени частоты

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU811156 Addition

Publications (1)

Publication Number Publication Date
SU885884A2 true SU885884A2 (ru) 1981-11-30

Family

ID=20842698

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792801076A SU885884A2 (ru) 1979-07-20 1979-07-20 Устройство дл контрол скорости изменени частоты

Country Status (1)

Country Link
SU (1) SU885884A2 (ru)

Similar Documents

Publication Publication Date Title
US4363123A (en) Method of and apparatus for monitoring digital transmission systems in which line transmission errors are detected
US4075569A (en) Digital method and apparatus for dynamically generating an output pulse train having a desired duty cycle from an input pulse train
US4076999A (en) Circuit for limiting the spindle speed of a machine
US3942125A (en) Digital repetition rate check circuit
HU176228B (en) Arrangement to generate signals indicating pulses of lenght exceeding same duration in an input pulse train
US3299216A (en) Signal evaluation circuits
CA1144617A (en) Error performance monitoring for digital transmission systems
SU1003327A1 (ru) Селектор импульсов по длительности
SU1095427A1 (ru) Устройство дл защиты от импульсных помех
GB1296065A (ru)
SU502493A1 (ru) Формирователь длительности импульсов
SU781870A1 (ru) Устройство дл приема телемеханической информации по трубопроводному каналу св зи
SU1153337A2 (ru) Устройство дл многоканального контрол
SU1283785A1 (ru) Устройство дл моделировани канала передачи дискретной информации
SU1688399A1 (ru) Селектор импульсов по длительности
SU993465A1 (ru) Селектор импульсов
US4081130A (en) Filter-type pulse detection means
SU1485384A1 (ru) Формирователь импульсов
SU744692A1 (ru) Устройство дл сигнализации
SU389629A1 (ru) Импульсный делитель частоты
SU1109741A1 (ru) Устройство дл определени разности двух чисел
SU1197127A1 (ru) Устройство дл приема рекуррентных кодовых последовательностей
SU661832A1 (ru) Стартстопный хронизатор сеансов ведомой станции
SU756660A1 (ru) Устройство для приема информации • с подавлением помех 1
SU1702374A1 (ru) Устройство дл контрол последовательности импульсов