SU886261A2 - Анализатор состо ни сети обмена дискретными сообщени ми - Google Patents

Анализатор состо ни сети обмена дискретными сообщени ми Download PDF

Info

Publication number
SU886261A2
SU886261A2 SU792776859A SU2776859A SU886261A2 SU 886261 A2 SU886261 A2 SU 886261A2 SU 792776859 A SU792776859 A SU 792776859A SU 2776859 A SU2776859 A SU 2776859A SU 886261 A2 SU886261 A2 SU 886261A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counter
trigger
outputs
analyzer
Prior art date
Application number
SU792776859A
Other languages
English (en)
Inventor
Анатолий Федорович Кулаковский
Александр Иванович Волков
Андрей Викторович Филиппов
Original Assignee
Предприятие П/Я Р-6886
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6886 filed Critical Предприятие П/Я Р-6886
Priority to SU792776859A priority Critical patent/SU886261A2/ru
Application granted granted Critical
Publication of SU886261A2 publication Critical patent/SU886261A2/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

I
Изобретение относитс  к радиотех нике и может использоватьс  при автоматическом обмене дискретными сообщени ми в радиосет х, где необходимо обнаружение факта зан ти  канала.
По основному авт. св. № 562925 известен анализатор состо ни  сети обмена дискретными сообщени ми содержащий счетчик числа искаженных посылок , первый, второй и третий ключи, первый к второй триггеры Ll3 .
Однако известный анализатор требует значительной затраты времени дл  анализа и прин ти  решени  о зан тоо ти канала.
Пело изобретени  - уменьщение времени анализа.
Поставленна  цель достигаетс  тем, что в анализатор состо ни  сети обмена дискретными сообщени ми введены третий и четвертый триггеры, элемент i ИЛИ, а также обнаружитель периодических комбинаций, содержащий формирователь управл$пощюс сигналов и поспедовательно соединенные счетчик импульсов , регистр, блок сравнени  и решающий блок, при этом второй вход счетчика числа искаженных посылок подкл1очен к первому входу счетчика импульсов, выходы которого подключены к другим входам блока сравнени , вход стробо вых импульсов.второго триггера подключен ко входу формировател  управл ющих сигналов, первый выход которого
10 подключен ко второму входу счетчика импульсов, второй и третий выходы формировател  управл ющих сигналов подключены соответственно к другим входам регистра и решающего блоке, вы15 ходы которого через третий триггер подключены к первому входу элемента 11ЛИ,, а выходы счетчика числа искаженных посылок через четвертый триггер подключены ко второму входу элемента ИЛИ.
20
J
На чертеже представлена структурна  электрическа  схема предлагаемого анализатора. Анализатор состо ни  сети обмена дискретными сообщени ми содержит счет чик 1 числа искаженных посылок, первый , второй, третий и четвертый триггеры 2-5, первый, второй и третий ключи 6-8, элемент ИЛИ 9, обнаружитель 1О периодических комбинаций, содержащий формирователь 11 управл к цих сигналов , счетчик 12 импульсов, регистр 13, блок 14 сравнени  и решающий блок 15, Анализатор работает следующим образом . На вход анализатора поступает информационный сигнал в виде импульсов, соответствующих фронтам принимаемых посылок, и импульсы, управл ющие работой анализатора: стробовые импульсы, имеющие частоту передаваемой в канале информации и расположенные в центре каждой элементарной посылки, тактовые и пульсы (ТИ) 1 и 2, имеющие ту же частот но ТИ 1 опережают, а ТИ 2 запаздьгоают носительно идеальных значащих моментов принимаемого сигнала на величину Т/4, где Т - длительность элементарной посылки . ТИ 1 поступают на вход Установка ТИ 2 - на вход Установка О йервого триггера 2, а стробовые импульсы - на вход Установка 1 второго триггера 3. Импульсы с первого триггера 20 поступают на управл ющие входы первого 6 и второго 7 ключей с такой фазой, что .первый ключ 6 о-пкрываетс  на период , соответствующий кра м тактового интервала, а второй ключ 7 - на период соответствующий середине тактового интервала, длительностью Т/2 каждый. Информационный сигнал через первый ключ 6 подаетс  на третий ключ 8, управление которым производитс  с пр мого выхбда второго триггера 3, на вход Установка О которого подаетс  сигнал обратной св зи с третьего ключа 8. В результате последний за тактовый интервал пропускает на свой выход толь ко одну знакопеременную прин того сигнала (если она имеетс  в сигнале). Остальные импульсы, присутствующие на кра х тактового интервала, коммутируютс  на выход второго ключа 7, на управл ющий вход которого разрешающий сигнал подаетс  также с инверсного выхода второго триггера Л, Сигналы с выхода третьего ключа 8 поступают на суммирующий вход счет чика 1 и на счетньгй вход счетчика 12, а с выхода второго ключа 7 - на вычитающий вход счетчика 1. Формирователь 11 обесшечивает дующий алгоритм работы обнаружител  1О: установка в нуль счетчика 12 импульсом сброса - подсчет этим счетп-ком импульсов, поступающих с выхо/) третьего ключа 8 за врем к равное периоду повтор ющейс  комбидашш (периоду импульсов сброса), - прин тие решени  решающим блоком 15 по резуль- татам сравнени  чисел счетчика 12 и регистра 1Я в блоке 14 в момент н.личи  опращивакицего импульса - перозаписв числа из счетчика 12 в регистр 13 импульсом перезаписи. Далее про- Ееезсы повтор ютс  в той же последовйтельности . В результате сравниваютс  числа знакоперемен прин того сигналг на двух смежных интервалах, равных длительности периодической комбинации. Сигнал на выходах решающего блока 15 формируетс  в случае прин ти  подр д нескольких одинаковых решений, что снижает веро тность ложных решений анализлтора . Если в канале св зи присутствует только .щум (канал свободен), то сред- нее число импульсов на выходе второго ключа 7 превьппает среднее число имцульсов на выходе третьего ключа 8, так как ключ 7 открыт большее врем , чем ключ 8, счетчик 1 переполн етс  по вычитающему входу и сигнал с его выхода Канал свободен ycтaнaвливaet в О четвертый триггер 5. На смежных интервалах в этом случае будет неодинаковоечисло знакоперемен, поэтому блок 14 вы вл ет несовпадение чисел счетчика 12 и регистра 13, а на выходе Канал свободен решающего блока 15 формируетс  сигнал, устанавливающий в О третий триггер 4. На выходе элемента ИЛИ 9 присутствует сигнал О ( Канал свобо; ен). Если канал св зи зан т полезным дискретным сообщением, то число импульсов на выходе третьего ключа 8 превышает число импульсов на быходе второго ключа 7, счетчик 1 переполн етс  по суммирующему входу и сигнал с его выхода Канал зан т устанавливает в 1 четвертый триггер 5. Число знакоперемен на смежных интервалах неодинаково, поэтому, как и в предыдущем случае, сигнал с выхода Канал свободен устанавливает в О третий триггер 4, На выходе элемента ИЛИ 9 присутствует сигнал 1 (Канал зан т).
Если канал св зи зан т периодичес- кой комбинашЕей, например комбинацией элементарных посылок О (1) сигналов Отжатие (Нажатие), или синхронизируюшей комбинацией, то на смежных интервалах будет одинаковое , число знакоперемен, поэтому блок 14 вы вл ет совпадение чисел счетчика 12 и регистра 13, а на выходе Канал зан т решающего блока 15 формируетс  сигнал, устанавливакиций в 1 третий триггер 4. Счетчик 1 при сигнале
Нажатие (Отжатие) не измен ет своего состо ни , так как в сигнале отсутствуют знакоперемены, а при синхронизирующей комбинашш переполн етс  по суммирук цему входу и устанавливает в 1 четвертый триггер 5. На выходе элемента ИЛИ 9 присутствует (Канал зан т ).
Таким образом, предлагаемый анализатор отличаетс  расширенными функвдональными возможност ми и меньшим временем обнаружени  зан ти  какала периодической комбинацией с малым числом знакоперемен.
Ф. ормула изоб-ретени 
Анализатор состо ни  сети обмена дискретными сообщени ми по авт, ев.
№ 562925, отличающийс  тем, что, с целью уменьшени  времени анализа, введены третий и четвертый триггеры, элемент ИЛИ, а также обнаружитель периодических комбинаций, содержащий формирователь управл ющих сигналов и последовательно соединенные счетчик импульсов, регистр, блок сравнени  и р иакиций блок, при этом второй
0 вход счетчика числа искаженных посылок подключен к первому входу счетчика импульсов, выходы которого подключены к другим входам блока сравнени , вход стробовых импульсов второго триггера
S подключен ко входу формировател  управл ющих сигналов, первый выход которого подключен ко второму входу счетчика импульсов, второй и третий выхо ды формировател  управл ющих сигналов
0 подключены соответственно к другим входам регистра и рющающего блока, выходы которс го через третий триггер подключены к первому входу элемента ИЛИ, а выходы счетчика числа искаженных посылок через четвертый триггер подключены ко второму входу элемента ИЛИ,
Источники информации, прин тые во внимание при экспертизе W1, Авторское свидетельство СССР
№ 562925 кп. Н04 В 3/04, 1975 (прототип).

Claims (1)

  1. Анализатор состояния сети обмена дискретными сообщениями по авт. св.
    № 562925, отличающийся тем, что, с целью уменьшения времени анализа, введены третий и четвертый ’ триггеры, элемент ИЛИ, а также обна5 ружителъ периодических комбинаций, содержащий формирователь управляющих сигналов и последовательно соединенные счетчик импульсов, регистр, блок сравнения и решающий блок, при этом второй 1® вход счетчика числа искаженных посы. лок подключен к первому входу счетчика импульсов, выходы которого подключены к другим входам блока сравнения, вход стробовых импульсов второго триггера ·* подключен ко входу формирователя управляющих сигналов, первый выход которого подключен ко второму входу счетчика импульсов, второй и третий выходы формирователя управляющих сигналов W подключены соответственно к другим входам регистра и решающего блока, выходы которого через третий триггер подключены к первому входу элемента ИЛИ, а выходы счетчика числа искаженных посылок через четвертый триггер подклюй· чены ко второму входу элемента ИЛИ.
SU792776859A 1979-06-01 1979-06-01 Анализатор состо ни сети обмена дискретными сообщени ми SU886261A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792776859A SU886261A2 (ru) 1979-06-01 1979-06-01 Анализатор состо ни сети обмена дискретными сообщени ми

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792776859A SU886261A2 (ru) 1979-06-01 1979-06-01 Анализатор состо ни сети обмена дискретными сообщени ми

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU562925 Addition

Publications (1)

Publication Number Publication Date
SU886261A2 true SU886261A2 (ru) 1981-11-30

Family

ID=20832287

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792776859A SU886261A2 (ru) 1979-06-01 1979-06-01 Анализатор состо ни сети обмена дискретными сообщени ми

Country Status (1)

Country Link
SU (1) SU886261A2 (ru)

Similar Documents

Publication Publication Date Title
EP0477582B1 (en) Digital frequency multiplication and data serialization circuits
KR950003018B1 (ko) 입력신호주파수를 선택된 분주비에 의해 분주하기 위한 가변분주장치
IT8223423A1 (it) Interpolatore di incrocio zero per ridurre la distorsione isocrona in un modem digitale di tipo con selezione a deviazione della frequenza
US3783383A (en) Low disparity bipolar pcm system
US5638017A (en) Pulse width modulation circuit
US4606050A (en) System for detecting and recovering a transmitted signal
US4876699A (en) High speed sampled data digital phase detector apparatus
SU886261A2 (ru) Анализатор состо ни сети обмена дискретными сообщени ми
US6594308B1 (en) Conversion of a numeric command value in a constant frequency PWM drive signal for an electromagnetic load
US5063576A (en) Coding and decoding method for asynchronous data signals and an apparatus therefor
EP0691744B1 (en) Up/down counter apparatus
KR970024704A (ko) 프레임 동기신호 검출장치
US4317080A (en) Signal monitor system
US3056109A (en) Automatic morse code recognition system
RU2149446C1 (ru) Устройство поиска информации
JPS5895447A (ja) クロツク再生回路
SU767676A2 (ru) Устройство распознавани радиосигналов
SU1753468A1 (ru) Устройство дл определени экстремальных чисел
US6011808A (en) Redundant codes for clock recovery in serial links
SU932641A1 (ru) Устройство групповой тактовой синхронизации
SU736114A1 (ru) Коммутируемый цифровой коррел тор
SU1317666A1 (ru) Приемник дискретных сигналов
SU1264370A2 (ru) Приемник сигналов с двойной фазовой манипул цией
SU1236387A1 (ru) Фазометр
SU1378081A2 (ru) Устройство дл демодул ции двоичных сигналов