Изобретение относитс к радиотехнике и предназначено дл использовани в спектрометрии ионизирующих изл чений, а также дл измерени парамет ров других быстропротекающих процессов . Известен аналого-цифровой преобра зователь, содержащий ключ, выход кот рого через интегратор соединен со входами блоков сравнени , выходы которых соединены со входами блока управлени , управл ющие выходы которых соединены со входами ключей, выходы соединены со входами счетчика, а частотный вход соединен с выходом генератора опорной частоты. Недостатки устройства - низкие то ность преобразовани и быстродействие и ограниченные функциональные во можности . Известен аналого-цифровой преобра зователь, содержащий входной формирователь , выход которого соединен через коммутатор и сумматор со вхоДОМ преобразовател аналог-адрес, аналоговый выход которого через блок, задержки и формировани остатка подключен к коммутатору, а адресные выходы соединены со входами процессора , выход которого подключен ко входу блока вывода информации, а входы данных через счетчик соединены с логическим выходом блока эталонов, аналоговый выход которого подключен ко второму входу сумматора, выходы блока управлени соединены с управл ющими входами всех блоков, а входы подключены к соответствующим выходам входного формировател и процессора 2 . Недостатки известного устройства низкие точность преобразовани и быстродействие, ограниченные функциональные возможности. Цель изобретени - повышение точности преобразовани , быстродействи и расширение функциональных возможностей . Указанна цель достигаетс тем, что в аналого-цифровой преобразователь , содержащий блок эталонов, аналоговый выход которого соединен с аналоговым входом интегратора, адресные выходы преобразовател аналогадрес через процессор подключены к информационным входам блока вывода информации, логический выход соединен с первым входом блока управлени второй вход которого подключен к логическому выходу входного формировател , а дес ть управл ющих выходов блока управлени соединены соответственно с трем управл ющими входами входного формировател , двум управл ющими входами процессора, управл ющим входом интегратора преобразовател аналог-адрес, блока вывода информации , счетчика, блока эталонов, введены блок эталонной длительности, блок выделени кода эталона, причем вход блока эталонной длительности сое динен с одиннадцатым управл ющим выхо дом блока управлени , а выход через входной формирователь соединен с аналоговым выходом блока эталонов, выход интегратора подключен к аналоговым входам преобразовател аналог-адрес, входы данных блока выделени кода эталона соединены с выходами счетчика , выходы данных подключены ко входам данных процессора, входы управле ни соединены с двенадцатым и тринад цатым управл ющими выходами блока управлени , логический вход соединен с логическим выходом блока эталонов, а логический выход подключен к счетному входу счетчика, аналоговый выхо преобразовател аналог-адрес соедине со входом остатка входного формировател , введен блок коррекции, входы которого подключены к выходам коррек ции процессора и блока управлени , а п выходов соединены с п входами коррекции преобразовател аналог-адрес , введен блок опорного уровн , выход которого подключен к опорному входу входного формировател . На чертеже приведена структурна электрическа схема устройства. Устройство содержит входной блок аналоговый коммутатор 2, интегратор 3 задающий генератор Л, генератор 5 эталонного тока, блок 6 синхронизации и ключ 7, указанные блоки образуют блок 8 эталонов, счетчик 9, преобразующие блоки 10-1 и 10-6 сов местно с блоком 11 выделени адреса О4 объединены в преобразователь 12 аналог-адрес, запоминающее устройство 13 и арифметическое устройство образуют процессор 151 блок 16 вывода информации, блок 17 управлени , блок 18 задержки и формировани остатка совместно со входным блоком 1 и аналоговым коммутатором 2 образуют входной формирователь 19, блок 20 эталонной длительности, счетчик 21 и два цифровых коммутатора 22 и 23 объединены в блок 24 выделени кода эталона, который устран ет неоднозначность считывани информации в запоминающее устройство; дл коррекции характеристик преобразовател 12 служит блок 25 коррекции . Блок 26 опорного уровн используетс в режиме преобразовани интервалов времени. Суммирование измер емого и эталонного сигналов производитс на входе интегратора 3. При этом измер емый и эталонный сигналы проход т через интегратор 3, что позвол ет практически устранить вли ние нелинейности интегратора и его дрейфов на точность преобразовани , особенно при малом числе циклов кодировани . Снижение требований к интегратору 3 позвол ет подн ть частоту задающего генератора k (при сохранении точ- ности преобразовани ) и тем самым увеличить быстродействие. Дл того, чтобы точность преобразовани не зависела от длительности измер емых сигналов, вводитс блок 20 эталонной длительности, который обеспечивает открывание аналогового коммутатора 2 на промежуток времени AUtj.Дл увеличени быстродействи преобразующие блоки 10-1 - 10- соедин ютс параллельно. В этом случае ; врем преобразовани сигнала преобразователем 12 будет равно времени преобразовани t- одного каскада. В качестве быстродействующих преобразующих каскадов можно использовать компараторы, у которых входы одного знака соединены с выходом интегратора , а потенциалы других входов задаютс резистивным делителем напр жени . Дл того, чтобы уровни квантовани преобразовател 12 не измен лись на значительную величину в зависимости от температуры и времени, их корректируют с помощью Ьлока 25. 5 Введение блока 2k выделени кода эталона обусловлено трудност ми в обеспечении записи без сбоев кода со счетчика 9 в запоминающее устройство 13 при высокой частоте задающего генератора. Поэтому предлагают в момент изменени кода адреса счетчика останавливать и считывать с него информацию после того, как код на его выходах полностью установитс , а импульсы задающего генератора в это врем считать дополнительным счетчиком 21. Цифровые коммутаторы 22 и 23 обеспечивают подключение выходов и входов счетчиков ко входам данных процессора 15 и логическому выходу блока 8 эталонов. Применение блока выделени кода эталонов позвол ет повысить частоту задающего генератора , устранить сбои при записи кода со счетчика 9 в запоминающее устройство 13, примен ть простые асинхронные счетчики и менее быстродействующее запоминающее устройство. Предлагаема структура АЦП позвол ет измер ть интервалы времени, если на вход аналогового коммутатора 2 подавать эталонное напр жение с блока опорного уровн 26, а на вход измерени блока эталонной длительности 20 - измер емый временной интервал. Устройство имеет несколько режимов работы - коррекции и измерени . В исходном состо нии счетчики 9 и 21 обнулены, блок 8 эталонов отключен , емкость интегратора 3 разр ж на. В режиме коррекции синхронно с им пульсами задающего генератора k вклю чаетс блок 8 эталонов, и на вход ин тегратора 3 подаетс эталонный ток. На входы преобразовател 12 аналогадрес с выхода интегратора 3 подаетс измен ющеес напр жение, а на счетчик 9 импульсы с задающего генератора k через пропускатель 7 и ци ровой коммутатор 23. В моменты, когд код на выходе преобразовател аналог-адрес изменитс на единицу, синхронно с задающим генератором k цифровой коммутатор 23 переключает импульсы с задающего генератора k на вход дополнительного счетчика 21. В запоминающее устройство 13 через цифровой коммутатор 22 записываетс код со счетчика 9, и счетчик 9 обнул етс . При следующем изменении кода на выходе преобразовател 12 аналог - адрес к задающему генератору 0 подключаетс счетчик 9, а с дополнительного счетчика 21 информаци записываетс в запоминающее устройство 13 и т.д. Таким образом, в режиме коррекции в запоминающее устройство 13 будут записаны п точных значений шагов квантовани N.- преобразовател 12 -аналог - адрес. В зависимости от конкретного исполнени процессора 15 возможно в режиме коррекции вычисление значений уровней квантовани NI - S Njy,, где шаг квантовани , и запись их в запоминающее устройство 13. Значени Nмогут быть получены и непосредственно , если примен етс блок 2k выделени кода эталона, построенный по другой схеме. В режиме измерени напр жени вход ной сигнал иу подаетс через входной формирователь 19 на вход интегратора 3 в течение фиксированного интервала времени Д ,определ емого блоком 20. По истечении времени на выходе преобразовател 12 устанавливаетс адрес i-1, соответствующий напр жению на выходе интегратора 3 Uj.y. Блок 17 включает синхронно с задаюи |им генератором k блок 8,и проис ходит интегрирование эталонного тока и счет импульсов на счетчиках 9 и 21 также, как и в режиме коррекции. В момент изменени кода на выходе преобразовател 12 с i-1 на i блок 1 управлени выключает блок 8. На счет-, чике 9 или 21 устанавливаетс код N. Цифровой эквивалент Ny дл входного сигнала U определ етс арифметическим устройством k по формуле N- - Нл , где N в зависимости от того, как проведен режим коррекции, либо извлекаетс из запоминающего устройства 13 в соответствии с {-тым адресом, либо вычисл етс арифметическим устройством 1 по формуле Н- 2 М,где цифровой эквивалент п-го шага квантовани , извелеченныи из запоминающего устройства 13 в соответствии с адресом т. Врем преобразовани складываетс из времени (и времени досчета t , необходимого дл получени кода Hj на счетчике 9. При этом врем работы цифровой части после получени кода N: можно не учитывать, так как аналоговые блоки в это врем уже могут обрабатывать следующий входной сигнал. Дл увеличени точности преобразовани при использовании преобразовател 12 анало -адрес, в котором выдел етс остаток (например, преобразующие каскады выполнены как ограничители по амплитуде снизу), режим коррекции производитс аналогично. После окончани первого цикла пре образовани в режиме измерени остаток через блок 18 и аналоговый коммутатор 2 подаетс на интегратор 3 в течение времени д gfy, задаваемого блоком 20. Затем проводитс второй цикл преобразовани аналогично первому и так далее. Дл вычислени циф рового эквивалента N у входной величины и у используютс числа М.и полученные в k циклах. В некоторых случа х целесообразнее в процессоре 15 использовать посто нное запоминающее устройство и производить цифро-аналоговую коррекцию преобразовател анало адрес. Тогда в режиме коррекции при измене ,нии кода на выходе преобразовател 1 с i-1 на i в арифметическом устройстве I происходит сравнение числа , записанного в посто нном запоминающем устройстве 13 по i-тому адресу с числом, наход щимс в данный момент на счетчике 9. В зависимости от знака разности этих чисел блок 2 измен ет i-тый уровень квантовани в преобразователе 12. Дл преобразовани интервалов вре мени в цифровой код на врем действи измер емого временного интервала подаваемого на вход блока 20, открыв етс входной формирователь 19, и ин тегрируетс напр жение, задаваемое блоком 2б. В результате повышаетс точность, быстродействие и расшир ютс функцио нальные возможности устройства. Формула изобретени 1. Аналого-цифровой преобразователь , содержащий блок эталонов, аналоговый выход которого соединен с ана логовым входом интегратора, адресные выходы преобразовател аналог-адрес через процессор подключены к информа ционным входам блока вывода информации , логический выход соединен с пер вым входом блока управлени , второй вход которого подключен к логичес08 кому выходу входного формировател , а дес ть управл ющих выходов блока управлени соединены соответственно с трем управл ющими входами входного формировател , двум управл ющими входами процессора, управл ющим входом интегратора, преобразовател аналог-адрес, блока вывода информации , счетчика, блока эталонов, о тличающийс тем, что, с целью повышени точности преобразовани , быстродействи и расширени функциональных возможностей, введены блок эталонной длительности, блок выделени кода эталона, причем вход блока эталонной длительности соединен с одиннадцатым управл ющим выходом блока управлени ,а выход через входной формирователь соединен с аналоговым выходом блока эталонов, выход интегратора подключен к аналоговым входам преобразовател аналог-адрес, входы данных блока выделени кода эталона соединены с выходами счетчика , выходы данных подключены ко входам данных процессора, входы управлени соединены с двенадцатым и тринадцатым управл ющими выходами блока управлени , логический вход соединен с логическим выходом блока эталонов, а логический выход подключен к счетному входу счетчика. 2.Устройство по п.1, о т л и ч аю щ е е с тем, что аналоговый выход преобразовател аналог-адрес соединен со входом остатка входного формировател . 3.Устройство по пп.1 и 2, о т л ичающеес тем, что введен блок коррекции, входы которого подключены к выходам коррекции процессора и блока управлени , an выходов соединены с п входами коррекции преобразовател аналог-адрес. А. Устройство по пп.1-3, о т л ичающеес тем, что введен блок опорного уровн , выход которого подключен к опорному входу входного формировател . Источники информации, прин тые во внимание при экспертизе 1. Шл ндин В.М. Цифровые электроизмерительные приборы, М., Энерги , 1972, с. 161.