SU902275A2 - Селектор посылок по длительности - Google Patents
Селектор посылок по длительности Download PDFInfo
- Publication number
- SU902275A2 SU902275A2 SU802891016A SU2891016A SU902275A2 SU 902275 A2 SU902275 A2 SU 902275A2 SU 802891016 A SU802891016 A SU 802891016A SU 2891016 A SU2891016 A SU 2891016A SU 902275 A2 SU902275 A2 SU 902275A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- counter
- parcel
- Prior art date
Links
- 238000007493 shaping process Methods 0.000 description 4
- 230000004069 differentiation Effects 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(Sl) СЕЛЕКТОР ПОСЫЛОК ПО ДЛИТЕЛЬНОСТИ
I
Изобретение относитс к устройствам св зи и может использоватьс в телеграфии.
По Основному авт.св. №- известен селектор посылок по длительности , содержащий задающий генератор , элемент ИЛИ и последовательно соединенные входной блок и дифференцирующий узел, выход которого через элемент И подключен к фазовому детектору, выход дифференцирующего узла через последовательно соединенные первый триггер, первый дополнительный элемент И и первый счетчик подключен к элементу ИЛИ, выход которого через последовательно соединенные второй триггер , второй дополнительный элемент И, второй сЧетчик и третий три1- гер подключен к элементу И 11.
Однако известный селектор посылок по длительности не обеспечивает выбор посылок, поступающих с одной определенной периодичностью.
ЧТО не позвол ет использовать выделенные посылки дл фазировани , т.е. не обеспечивает достаточной избирательности.
Цель изобретени - повышение избирательности .
Дл достижени цели в известный, селектор посылок по длительности, содержащий задающий генератор, элемент ИЛИ и последовательно соединен10 ные входной блок и дифференцирующий узел, выход которого через элемент И подключен к фазовому детектору, выход дифференцирующего узла через последовательно соединенные первый
15 триггер, первый дополнительный элемент И и первый счетчик подключен к элементу ИЛИ, выход которого через последовательно соединенные второй триггер, второй дополнительный
20 элемент И, второй счетчик и. третий триггер подключен к элементу И, введены пoqлeдoвaтeльнo соединенны-. делитель частоты, генератор импупьсов
четвертый триггер, третий дополнительный элемент И, третий счетчик, блок формировани напр жени , пороговый блок и четвертый дополнительный элемент И, второй вход которого соединен с выходом элемента И, а выход четвертого дополнительного элемента И соединен с фазовым детектором , причем второй выход третьего счетчика соединен с выходом третьего триггера, а второй вход третьего, дополнительного элемента И соединён с выходом первого дополнительного элемента И, при этом вход делител частоты- соединен с выходом задающего генератора.
На чертеже представлена структурна электрическа схема селектора посылок по длительности.
Селектор посылок по длительности содержит входной блок 1, дифференцирующий узел 2, первый триггер 3, .первый дополнительный элемент И k, первый счетчик 5, элемент ИЛИ 6, фазовый детектор 7, задающий генератор 8, второй триггер 9, второй дополнительный элемент И 10, второй счетчик 11, третий триггер 12, элемент И 13 делитель It частоты, генератор 15 импульсов, четвертый триггер 16, третий дополнительный } элемент И 17, третий счетчик 18, блок 19 формировани напр жени , пороговый блок 20 и четвертый дополнительный элемент И 21.
Селектор посылок по длительности работает следующим образом.
Телеграфные посылки через входной блок 1 поступают на дифференцирующий узел 2, импульс с которого, соответствующий переднему фронту посылки , устанавливает первый триггер 3 в состо ние, разрешающее работу первого дополнительного элемента И Ц. Одновременно импульс с выхода генератора 15 импульсов с периодичностью , равной заданному периоду следовани телеграфных посылок, устанавливает четвертый триггер 16 в состо ние , разрешающее работу третьего дополнительного элемента И 17. Необходима периодичность следовани телеграфных посылок определ етс делителем частоты 14 исход из частоты задающего генератора 8 и количества его импульсов, соответствующего номинальной длительности посылки . Импульсы задающего генератора 8 через первый дополнительный эле-.
мент И k поступают на вход первого счетчика 5 и одновременно через третий дополнительный элемент И 17 на вход третьего счетчика 18, после
заполнени первого счетчика 5 до емкости, соответствующей величине минимально допустимой длительности однократной посылки, на его выходе по вл етс импульс, поступающий затем через элемент ИЛИ 6 на вход второго триггера 9- С выхода последнего на вход второго дополнительного элемента И 10 поступает разрешение , и импульсы задающего генератора 8 через второй дополнительный элемент И 10 поступают на вход второго счетчика 11. Второй счетчик 11 и третий триггер 12 формируют сигнал,равный по длительности допуску отклонени посылки на минимальную и максимальную величины от номинальной . Сформированный сигнал поступает на вход элемента И 13, на другой вход которого поступает импульс от
дифференцирующего узла 2, соответствующий заднему фронту посылки. Одновременно с выхода третьего триггера 12 на второй вход третьего счетчика 18 поступает сигнал, сбрасывающий
показани третьего счетчика 18, которые в виде импульса соответст вующего напр жени снимаютс с выхода блока 19 формировани напр жени . Если напр жение на выходе блока 19 формировани напр жени не превышает величину заданного порога в пороговом блоке 20, то четвертый дополнительный элемент И 21 устанавливаетс в разрешающее состо ние. порога порогового блока 20 выбираетс исход из допустимого отклонени от заданной периодичности следовани посылок с учетом исправл ющей способности фазирующих устройств. Если длительность анализируемой посылки отличаетс от номинальной величины на допустимые отклонени , то задний фронт ее через элемент и четвертый дополнительный элемент И 21 поступает на вход фазового детектора 7
и участвует в фазовой подстройке. Если длительность анализируемой посылки отличаетс от номинальной на величину , большую допустимой, то элемент И 13 не пропускает задний фронт анализируемой посылки на вход четвертого дополнительного элемента И 2Т.
При заполнении первого счетчика 5 до емкости, соответствующей минимальной допустимой величине длительности двухкратной посылки, импульс с его выхода поступает через элемент ИЛИ 6 на вход второго триггера 9. На вход второго счетчика 11 через второй дополнительный элемент И 10 поступают импульсы задающего генератора 8. Сигнал с выхода третьего триггера 12 поступает на вход элемента И 13, на другой вход которого поступает импульс, соответствующий заднему фронту двухкратной посылки, если ее длительность находитс в установленных пределах. Если длительность анализируемой посылки отличает с от номинальнойна величину, большую допустимой, то задний фронт посыки , не поступает на четвертый дополнительный элемент И 21 и фазовый детектор 7.
Предложенный селектор посылок по длительности имеет высокую избирательность .
Claims (1)
1. Авторское свидетельство СССР № , кл. Н Qi В 15/02, 1975 (прототип).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802891016A SU902275A2 (ru) | 1980-03-06 | 1980-03-06 | Селектор посылок по длительности |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802891016A SU902275A2 (ru) | 1980-03-06 | 1980-03-06 | Селектор посылок по длительности |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU543168 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU902275A2 true SU902275A2 (ru) | 1982-01-30 |
Family
ID=20881419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU802891016A SU902275A2 (ru) | 1980-03-06 | 1980-03-06 | Селектор посылок по длительности |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU902275A2 (ru) |
-
1980
- 1980-03-06 SU SU802891016A patent/SU902275A2/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4718074A (en) | Dejitterizer method and apparatus | |
| US4227251A (en) | Clock pulse regenerator | |
| JPS57173230A (en) | Phase synchronizing circuit | |
| US3515997A (en) | Circuit serving for detecting the synchronism between two frequencies | |
| SU902275A2 (ru) | Селектор посылок по длительности | |
| US4780895A (en) | Circuit for stabilizing the rate at which pulses appear | |
| EP0048638A2 (en) | Maximum frequency limiter | |
| EP0247720A2 (en) | Clock signal extraction apparatus | |
| EP0181665B1 (en) | Method of transmitting information in a digital transmission system | |
| SU543168A1 (ru) | Селектор посылок по длительности | |
| SU1182517A1 (ru) | Врем -задающее устройство | |
| SU700854A1 (ru) | Селектор сигналов точного времени | |
| SU773921A1 (ru) | Нормализатор длительности импульсов | |
| SU758546A2 (ru) | Устройство дл генерировани тактовых импульсов | |
| SU1758846A1 (ru) | Генератор опорной частоты | |
| SU896779A1 (ru) | Устройство тактовой синхронизации | |
| JP2658126B2 (ja) | 入力周波数の発生装置 | |
| SU932639A1 (ru) | Устройство синхронизации приемника телеграфных сигналов | |
| SU720779A1 (ru) | Цифровой частотный детектор | |
| SU892412A1 (ru) | Цифровой измеритель длительности пачки импульсов | |
| JPS5744337A (en) | Pulse counting circuit | |
| SU869009A1 (ru) | Селектор импульсов по длительности | |
| JPS62230117A (ja) | Pll回路 | |
| SU1265976A1 (ru) | Однопороговый формирователь импульсов начала и конца мерного интервала | |
| SU1127097A1 (ru) | Делитель частоты с переменным коэффициентом делени |