SU940310A1 - Счетчиковый делитель частоты - Google Patents

Счетчиковый делитель частоты Download PDF

Info

Publication number
SU940310A1
SU940310A1 SU803220359A SU3220359A SU940310A1 SU 940310 A1 SU940310 A1 SU 940310A1 SU 803220359 A SU803220359 A SU 803220359A SU 3220359 A SU3220359 A SU 3220359A SU 940310 A1 SU940310 A1 SU 940310A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counting
cell
output
category
Prior art date
Application number
SU803220359A
Other languages
English (en)
Inventor
Борис Александрович Таушан
Original Assignee
Предприятие П/Я М-5537
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5537 filed Critical Предприятие П/Я М-5537
Priority to SU803220359A priority Critical patent/SU940310A1/ru
Application granted granted Critical
Publication of SU940310A1 publication Critical patent/SU940310A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) СЧЕГЧИКОВЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ
Изобретение относитс  к импульсной технике и может быть использовано в системах цифровой обработки информации в качестве генераторов опорных частот, генераторов измен ющихс  импульсных последовательностей. Известен счетчиковый делитель частоты , состо щий из счетных  чеек, к синхронизирующим входам (с-входам) которых подключен вход тактовых импульсов (гТИ) устройства, счетный вход (Т-вход) К-ой  чейки подключен к выходу элемента И, один из входов которого соединен с выходом, а второй со счетным (Т-входом ) счетной  чейки (K-l) разр да. На входы параллельной записи (р -входы) подаетс  входной код, а входы переключени  режимов Счет - Запись (V-входы ) подключены к снгна; Счет - Запись На счетный вход  чейки 1-го подаетс  логическа  . Выходами устройства  вл ютс  выходы счетных  чеек f ij. Частоты на выходах г - ти . JTM . . р .ти . .1 11 г- i---1 IH где f тц. - частота следовани  ТИ. Недостатком устройства  вл ютс  ограниченные функциональные возможности , так как. выходные частоты 5 , fg. 5ц :неизменны. . Цель изобретени  .- расщирение функциональных возможностей устройства посредством изменени  значений выходных частот, например: г -ТУ1 . р 1-ой цикл: 1 l I 2. X. - JTVI . и 2. I 2-ОЙ цикл: . Исгстовдениа  цель достигаетс  тем, что п счетчиковый делитель частоты, содержоишй в каждом разр де счетную нчойку и элемент И, первый вход которого соединен с Выходом счетной  чейки, а выход - с счетным входом последующей счетной  чейки, входы тактирующих импульсов счетных  чеек соединены с входом тактовых импульсов устройства. входь параллельной записи счетных  чеек подключены к источнику входного кода, в каждый разр д делител  дополнительно введены элемент запрета и элемент ИЛИ, подключенный первым входом к счетному входу счетной  чейки, вторым входом к входу параллельной записи счетной  чейки а выходом - к второму входу элемента И, затрещающий вход элемента запрета соединен с счетным входом счетной  чейки , а его информационный вход соединен .с входом параллельной записи счетной  чейки, вь1ход соединен с входом переключени  режимов работы счетной  чейки. Выход элемента И последнего разр да соединен с счетным входом счетной  чейки первого разр да, первым входом эле- мента ИЛИ первого разр да, выходы счет ных  чеек всех разр дов соединены с вы ходами клеммами устройства. На чертеже представлена схема предлагаемо1Ч5 делител . Устройство содержит счетные  чейки 1-1,...,1-и; элементы 2-1, 2-2,...,2-vi И, элементы 3-1, 3-2,...,3-И ИЛИ, элементы 4-1, 4-2„..,4-и запрета, источник 5 входного кода, вход 6 тактовых импульсов, выходы 7-1, 7-2,...,7-VI устройства. Синхронизирующие С-входы счетных  чеек 1-1, 1-2,...,-VI соединены с входом 6 тактовых импульсов устройства, счетный вход (Т-вход) счетной  чейки К-го разр да соединен с выходом элемента 2 К-1 И {K-l)-ro разр да, с первым Входом элемента 3 К ИЛИ и входом запрета элемента 4 К запрета К-го разр да, второй вход элемента 3 К ИЛИ соединен с входом параллельной записи (Т -входом) счетной  чейки и вторым входом элемента .4 К запрета, выход элемента запрета соединен с входом переключени , режимов (V -входом) Счет - запись счетной  чейки 1 - К, выход элемеета 3 К ИЛ соединен с вторым входом элемента 2 К И, первый вход которого соединен с выходом счетной  чейки 1 К, выход элемента 2 vi И и-го разр да соединен с Т-входом счетной  чейки 1, первым входом элемента Ш1И и входом запрета элемента запрета 4 1 1-го разр да1 Выходами 7 1, 7 2,...,7 И делител   вл гртс  вьцсоды счетных  чеек 1 1, ,...,. Устройство работает следующим образом . Услови  записи кода в счетчик (на примере одного разр да): в том случае, если на счетном входе есть сигнал (подаетс  логическа  1), то запись кода не произойдет, так как на выходе элемента запрета получаетс  логическа  единица независимо от сигнала на втором ее входе, что соответствует режиму Счет. Если же на счетном входе нет сигнала, то гфи наличии 1 на D входе и, соответственно, на втором входе элемента запрета, на выходе элем.ента запрета и соответственно на V -входе  чейки получаетс  О, что соответствует режиму Запись, и очередной тактовый .импульс впишет 1 в  чейку. Если же на D-входе. О, то на V-входе сохранитс  О и изменение состо ни   чейки не 1роизойдет. Таким образом, если на счетном входе О, то очередным тактовым импульсом может записатьс  1, О на р-входе в  чейку.Hei записываетс  и состо ние ее не мен етс . Пусть Входной код наиболее простого вида 1 в одном из разр дов, дл  ощ)е- деленности в первом и О в остальных разр дах, а исходное состо ние счетчика безразличное. Если перва  . чейка в нулевом состо нии, то на ее счетном входе получаетс  О и очередным тактовым импульсом в  чейку записываетс  1 по D -входу. На выходе схемы совпадени  1-го разр да получаетс  1 и начина  со второго разр да делитель начинает работать как обычный двоичный счетчик пока все разр ды .не установ тс  в 1. После этого очередной тактовый импульс установит все  чейки в О и следующий тактовый импульс вновь впишет 1 в счетную  чейку первого разр да и начнетс  следующий .цикл. Дл  прин того входного кода получаем следующие выходные частоты: ти о ти i-J J|T ( 2 i/T I i Если изменить входной код таким , чтобы 1 была во втором разр де , а в остальных О , то получаютс  следующие выходные частоты: , и., .1ти. . f. /.-ли-i о« IJ

Claims (1)

  1. Формула изобретения Счетчиковый делитель частоты, содержащий в каждом разряде счетную ячейку и· элемент И, первый вход которого соединен с выходом счетной ячейки, а-выход - с счетным входом последующей счетной ячейки, входы тактирующих им пульсов счетных ячеек соединены с входом тактовых импульсов устройства, входы параллельной записи счетных ячеек подключены к источнику входного кода, 5 отличающийся тем, что, с целью расширения функциональных возможностей, в каждый разряд делителя дополнительно введены' элемент запрета и элемент ИЛИ, подключенный первым входом Ю к счетному входу счетной ячейки, вторым входом к входу параллельной записи счетной ячейки, а выходом к второму входу элемента И, запрещающий, вход элемента запрета соединен с счетным входом счетной 15 ячейки, а его информационный вход соединен с входом параллельной записи счетной ячейки, выход соединен с входом переключения режимов работы счетной ячейки, выход элемента И последнего разряда 2Q соединен с счетным входом счетной ячейки первого разряда, первым входом элемента ИЛИ первого разряда, выходы счетных ячеек всех разрядов соединены с выходными клеммами устройства.
    25 Источники информации, принятые во внимание при экспертизе
    1. Алексеенко А. Г. Основы микросхемотехники, М., Советское радио, 1971, с. 187, рис. 5.3.
SU803220359A 1980-12-23 1980-12-23 Счетчиковый делитель частоты SU940310A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803220359A SU940310A1 (ru) 1980-12-23 1980-12-23 Счетчиковый делитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803220359A SU940310A1 (ru) 1980-12-23 1980-12-23 Счетчиковый делитель частоты

Publications (1)

Publication Number Publication Date
SU940310A1 true SU940310A1 (ru) 1982-06-30

Family

ID=20932831

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803220359A SU940310A1 (ru) 1980-12-23 1980-12-23 Счетчиковый делитель частоты

Country Status (1)

Country Link
SU (1) SU940310A1 (ru)

Similar Documents

Publication Publication Date Title
SU940310A1 (ru) Счетчиковый делитель частоты
US4006302A (en) Switching arrangement for extending the receiver stop pulse length in time division multiplex transmission
GB1353715A (en) Algebraic summing digital-to-analogue converter
SU1314435A1 (ru) Цифровой умножитель частоты
SU805494A1 (ru) Устройство дискретной обработкииНфОРМАции
SU1169173A1 (ru) Устройство дл преобразовани последовательного кода в параллельный
SU928353A1 (ru) Цифровой умножитель частоты
SU678675A1 (ru) Двоичный п-разр дный счетчик импульсов
SU657590A1 (ru) Устройство дл отождествлени сигнала
SU799148A1 (ru) Счетчик с последовательным переносом
SU409196A1 (ru)
RU1798901C (ru) Однотактный умножитель частоты
SU432487A1 (ru) Преобразователь двоично-десятичного кода в унитарный код
SU1067359A1 (ru) Регистратор цифровой информации
SU391744A1 (ru) Счетчик
SU842792A1 (ru) Устройство дл сравнени чисел
SU374643A1 (ru) Реверсивный десятичный счетчик
SU401014A1 (ru) Устройство преобразования масштаба изображен
SU1005031A1 (ru) Устройство дл сравнени чисел
SU983566A1 (ru) Частотно-цифровое измерительное устройство
SU892449A1 (ru) Веро тностный коррелометор
SU440795A1 (ru) Реверсивный двоичный счетчик
SU1166291A1 (ru) Многоканальный преобразователь кода во временной интервал
SU508925A1 (ru) Аналого-цифровой преобразователь
SU1591192A1 (ru) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА га ИЗ η