SU942149A1 - Запоминающее устройство - Google Patents

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТЮ

Изобретение относитс  к вычислитель ной технике и может быть использовано дл  запоминани  информа ии в телевизионных системах. Известно запоминающее устройство, содержащее тиристор, коммутирующиетранзисторы и резисторы . Недостатком известного устройства  вл етс  неудовлетворительное быстродействие из-за ограниченной скорости включени  и выключени  тиристоров, большое количество элементов в  чейке пам ти. Цель изобретени  - повьпиение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в запоминающем устройстве, содержащем  чейку пам ти, состо щую из коммутирующего р и -р-транзистора, база которого через нагрузочный резист соединена с эмиттером и щиной питани  блок сброса, кнопочный переключатель, первый вьгоод которого соединен с шино питани , и общую шину, в  чейку пам ти введень переключающий и - р - И транзистор и два дополнительных нагрузочных резистора, первый вывод первого из которых подключен к коллектору коммутирующего р - VI - р -1ранзистора, второй - к базе переключающего и - р И -транзистора и первому выводу второго допогаттельного нагрузочного реаистора , второй вьшод которого подключен к общей щине, а коллектор переключающего м - р - V -транзистора подключен к базе коммутирующего р - VI - р транзистора , блок сброса вьтолнен из двух переключающих транзисторов одинакового типа проводимости и четьфех нагрузочных и одного суммирующего резисторов, причем база первого переключающего транзистора подключена к коллектору второго переключающего транзистора и через первый нагрузочный резистор к щине питани , эмиттеры переключающих транзисторов и первый вьтод суммирующегч) резистора подключены к общей шине, коллектор первого перекгаочающего транзистора подйлючен через второй нагрузочный резистор к эмиттеру перекгаочающего транзистора  чейки пам ти, база вторюго переключаю щего транаистора подключена к второму выводу суммирующего резистора и через третий нагрузочный резистор к коллектору коммутирующего транзистора  чейки пам ти, второму вьшоду кнопочного переключател  и первому выводу четвертого нагрузочного резистора, второй вывод которого ПОДКЛЮЧИ к общей щине.

На чертеже представлена принципиальна  электрическа  схема запоминающего (устройства.

Запоминающее устройство состоит из р да - чеек 1 пам та и блсж 2 сброса . Кажда   чейка 1 пам ти содержит коммутирующий транзистор 3, база которого через резистор 4 соединена с эмиттером   шиной 5 питани . Коллектор через два последовательно соединенных резистора 6 и 7 подключен к общей шин 8. Обща  точка соединени  этих резисторов соединена с базой переключающего транзистора 9.

Блок 2 сброса состоит из двух транзисторов 1Ои11 Vi-p-И типа, резисторов 12 и 13, суммирующего резистора 14, нагрузочного резистора 15, кнопочного переключател  16, нагрузочного резистора 17.

Запоминающее устройство работает следующим образом.

В исходном состо нии после включени  напр жени  питани   чейки пам тей закрыты. Закрыты транзисторы 3 и 9 всех  чеек пам ти, транзистор 11 закры а транзистор 10 открыт. При нажатии кнопки переключател  16 первой  чейки закорачиваютс  выводы коллектор-эмиттер транаистора 3 этой  чейки, открываетс  транзистор 9 этой  чейки и его коллекторный ток открьтает транзистор 3, который остаетс  открытым и после отпускани  кнопки. Так как напр жение на эмиттерном переходе транзистора 11 недостаточно, транзистор 11 закрыт, а транзистор 10 открыт. При нажатии

любой другой кнопки 16 через резистор 14 протекает суммарный ток резистора 17 ранее включенной  чейки 1 и резистора 17  чейки 1, кнопка которой нажата . Напр жение перехода база-эмиттер транзистора 11 превьшает напр жение отпирани , транзистор 11 открываетс , транзистор 1О закрьгааетс , в резутгьтате чего дезпь эмиттерных токов транзисторов 9 оказываетс  разорванной, и перва   чейка пам ти, кнопка которой не нажата, отключаетс , а втора   чейка пам ти, кнопка которой нажата, включаетс .

Введение в запоминающее устройство транзисторов взамен тиристоров позвол ет повысить быстродействие устройства, уменьшить количество вьгоодов устройства . Отсутствие конденсаторов в устройстве позвол ет.изготовить его в интегральном | 1сполнении.

Claims (1)

1. Формула изобретени 

   Запоминающее устройство, содержаще .  чейку пам ти, состо щую из коммутирующего р - и р -транзистора, база которого через нагрузочный резистор соединена с эмиттером и щиной питани , блок сброса, кнопочный переключатель, первый вьгоод которого соединен с шиной питани , и общую шину, отличающеес  тем, что, с целью повьшхени  быстродействи  устройства, в  чейку пам ти введены переключающий ц - р И -транзистор и два дополнительных нагрузочных резистора, первый вьгаод первого из которых подключен к коллектору коммутирующего. 5 - vt - р -тран . зистора, второй - к базе переключающего и - р и -транзистора и первому выводу второго дополнительного нагрузоного резистора, второй вьгаод которого подклк)чен к общей щине, а коллектор переключающего у - р - и -транзистора подключен, к базе коммутирующего р -И - р -транаистора, блок сброса . вьшопнен из двух переключающих транзисторов одинакового типа проводимости И четырех нагрузочных и одного суммирующего резисторов, причем база первого переключающего транзистора подключена к коллектору второго переключающего транзистора и через первый нагру зочный резистор к щине питани , эмиттеры переключающих транзисторов и первый вывод суммирующего резистора подключены к общей щине, коллектор первого переключающего транзистора подключен , через второй нагрузочный резистор-к эмиттеру переключающего транзистора  чейки пам ти, база второго переключающего транзистора подключена к второму выводу суммирующего резистора и через третий нагрузочный резистор к коллектору коммутирующего тран sacTopa  чейки пам ти, второму вьгаоду кнопочного перекшочатеп  и пербому выводу четвертого нагрузочного резистора, второй вьгаод которого подключен к обшей шине. 9 49 ИсточнЕкв информапвв, пршштые во внимание при экспертЕэе 1. Авторское свидетельство СССР № 631986, юь Он С 11/34, 1978 ( прототип).