SU949806A1 - Устройство аналого-цифрового преобразовани - Google Patents

Description

(54) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ

Изобретение относитс  к электроизмерительной и вычислительной технике и предназначено дл  преобразовани  стационарных эргодических случайных сигналов в цифровой код. Известно устройство аналого-цифрового преобразовани , состо щее из аналого-цифрового преобразовател , первого и второго регистров, сумматора-вычитател , блока сраанени  и блока задатчика ошибки, причем на первый вход аналого-цифрового преобразовател  подан входной сигнал, на второй вход подан сигнал «Пуск, выход его соединен с входом первого регистра, выход которого соединен с первым входом сумматора-вычитател , второй вход последнего соединен с выходом второго регистра 1. Недостатком известного устройства  вл етс  отсутствие возможности аналого-цифрового преобразовани  с заданной среднеквадратической погрешностью восстановлени . Цель изобретени  - оптимизаци  выбора интервала временной дискретизации, обеспечивающего заданную среднеквадратическую погрешность восстановлени  преобразуемого сигнала. Поставленна  цель достигаетс  тем, что в известное устройство аналого-цифрового преобразовани , содержащее блок задани  ошибок, блок сравнени , преобразователь аналог-код, первый вход которого соединен с входной шиной, второй - с шиной «Пуск, а выход - с входом первого регистра и первым входом второго регистра, выход которого соединен с выходной шиной и первым входом блока суммировани  и вычитани , введены счетчик, регулируемый делитель частоты , два блока усреднени , умножитель, два квадратора, вход первого из которых соединен с выходом первого регистра и вторым входом блока суммировани  и вычитани , а выход - с входом первого блока усреднени , выход которого соединен с первым входом умножител , второй вход которого соединен с блоком задани  ошибки, а выход - с первым входом блока сравнени , при этом вход второго квадратора соединен с выходом блока суммировани  и вычитани , а выход - с входом второго блока усреднени , выход которого соединен со вторым входом блока сравнени , выход которого соединен с первым входом регулируемого делител  частоты, второй вход - через счетчик с шиной «Пуск, а выход - со вторым входом второго регистра.

На чертеже представлена блок-схема предлагаемого устройства аналого-цифрового преобразовани .

Устройство содержит преобразователь 1 аналог-код, счетчик 2, регистры 3 и 4, блок 5 суммировани -вычитани , квадратор 6, блок 7 усреднени , умножитель 8, блок 9 задатчика ошибки, блок 10 сравнени , блок 11 усреднени , квадратор 12, регулируемый делитель 13 частоты.

На вход преобразовател  1 аналог-код подан входной сигнал, на второй вход подан сигнал «Пуск, который, кроме того, подан на вход счетчика 2, выход преобразовател  1 аналог-код соединен с входом регистров 3 и 4, выходы которых соединены с первым и вторым входами блока 5 суммировани  и вычитани  и, кроме того, выход регистра 4 соединен с выходом устройства, а выход регистра 3 соединен с входом квадратора б, выход которого соединен с входом усреднител  7, выход последнего соединен с первым входом умножител  8, второй вход которого соединен с выходом блока 9 задатчика ошибки, а выход соединен с первым входом блока 10 сравнени , второй вход которого соединен с выходом блока 11 усреднени , вход последнего соединен с выходом квад .ратора 12, вход которого соединен с выходом блока 5 суммировани  и вычитани , выход блока 10 сравнени  соединен с первым входом регулируемого делител  13 частоты, первый вход которого соединен с выходом счетчика 2, а выход соединен с вторым входом регистра 4.

Устройство работает следующим образом . В блоке 9 задани  ошибки записан код заданной среднеквадратической ошибки восстановлени  кодируемого сигнала. При подаче на вход преобразовател  1 аналог- код запускаюш,их импульсов, частота следовани  которых первоначально равна частоте fjtiax. определ емой верхней границей спектра позируемого сигнала, происходит аналого-цифровое преобразование входного сигнала и результат записываетс  в регистры 3 и 4, причем в регистр 4 первоначально записываетс  каждое значение кодируемого с частотой fmax сигнала. С выхода регистра 3 записанный код возводитс  в квадрат квадратором 6 и.усредн етс  усреднителем 7 за врем  Т, задаваемое счетчиком 2. Одновременно с этим из кода, записанного в регистре 3, вычитаетс  код, записанный в регистре 4 в блок 5 суммировани  и вычитани  5. Полученна  разность возводитс  в квадрат квадратором 12 и усредн етс  блоком 11 усреднени  за врем  Т. В первоначальный период времени Т эта разность равна О, так как коды, хран щиес  в регистрах 3 и 4, одинаковы. С выхода блока 7 усреднени  на первый вход умножител  8

поступает код среднеквадратического значени  напр жени . В умножителе 8 это значение умножаетс  на код заданной относительной и среднеквадратическую ошибку восстановлени  ,а полученаое значение кода абсолютной заданной среднеквадратической ошибки восстановлени  подаетс  на вход блока 10 сравнени , на другой вход которого с выхода блока 11 усреднени  подаетс  код абсолютного значени  текущей среднеквадратической ошибки А Если Дтах Дза  регулируемый делитель 13 частоты уменьшает на единицу частоту записи результатов преобразовани  в регистр 4 и в него записываетс  каждое второе значение кодируемого сигнала, после чего процесс повтор етс . Уменьшение частоты записи результатов преобразовани  в регистр 4 продолжаетс  до тех пор, пока 6 станет на каком-то п-ом периоде больше При этом по сигналу от блока 10 сравнени  регулируемый делитель 13 частоты увеличивает на единицу частоту записи кода в регистр 4, при которой и процесс изменени  частоты записи кода в регистр 4 прекращаетс . Значение выходного кода считываетс  с регистра 4.

Таким образом, в результате р да измерений входного сигнала в зависимости от заданной среднеквадратической погрешности восстановлени  автоматически устанавливаетс  интервал дискретизации, при котором среднеквадратическа  ощибка восстановлени  кодируемого сигнала не превышает заданную.

Claims (1)

1. Формула изобретени 

   Устройство аналого-цифрового преобразовани , содержащее блок задани  ошибок, блок сравнени , преобразователь аналог- код, первый вход которого соединен с входной шиной, второй - с шиной «Пуск, а выход - с входом первого регистра и первым входом второго регистра, выход которого соединен с выходной шиной и первым входом блока суммировани  и вычитани , отличающеес  тем, что, с целью оптимизации выбора интервала временной дискретизации , обеспечивающего заданную Среднеквадратическую погрешность восстановлени  преобразуемого сигнала, в него введены счетчик, регулируемый делитель частоты , два блока усреднени , умножитель, два квадратора, вход первого из которых соединен с выходом первого регистра и вторым входом блока суммировани  и вычитани , а выход - с входом первого блока усреднени , выход которого соединен с первым входом умножител , второй вход которого соединен с блоком задани  ошибок, а выход - с перзым входом блока сравнени  при этом вход второго квадратора соединен

   с выходом блока суммировани  и вычитани , а выход - с входом второго блока усреднени , выход которого соединен со вторым входом, блока сравнени , выход которого соединен с первым входом регулируемого делител  частоты, второй вход -

   рез счетчик с шиной «Пуск, а выход - со вторым входом второго регистра. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 471666, кл. Н 03 К 13/17, 1972.