SU960896A1 - Устройство дл узловой синхронизации в системах передачи информации - Google Patents

Description

1

Изобретение относитс  к системам передачи информации по каналам св зи.

Известно устройство узловой синхронизации декодера сверточного кода, содержащее схему определени  метрик путей, схему сравнени  метрик путей, а также схемы сравнени  приращени  метрик с различными порогами t.1

Однако это устройство имеет отно-сительно низкую помехоустойчивость, j..

Наиболее близким к предложенному по технической сущности  вл етс  устройство узловой синхронизации сверточного декодера, содержащее узел „ выделени  и распределени  последовательности принимаемых канальных символов , выходы которого подключены ко входу декодера, линию задержки, выход которой подключен к первому входу сут-2о матора по модулю два, выход которого подключен к решающему узлу, выход которого подключен ко входу узла выделени  и распределени  последовательности принимаемых канальных симво лов Г2.

Однако в данном устройстве при ис- пользовании кодового генератора, ана- логичного одному из кодовых генераторов кодера сверточного кода, существуют периодические последовательности , при которых и при неправильной фазе узловой синхронизации расхождение входной и выходной кодовыми последовательност ми небольшое. Так как порог решающего узла, выбранный из расчета устойчивой работы устройства при минимальном рабочем со отношении сигнал-шум, оказываетс  в этом случае относительно высоким, то не происходит установка правильной фазы узловой синхронизации, т.е. достоверность устройства невысока.

Claims (2)

1. Целью изобретени   вл етс  пооыше- ние достоверности информации путем повышени  чувствительности устройства к неправильной фазе синхронизации при всех возможных входных сигналах. 3960 Поставленна  цель достигаетс  тем, что в устройство дл  узловой синхронизации в системах передачи информации , содержащее опознаватель символов , первый вход которого соединен с входом устройства, выходы - с входами декодера, выход которого соединен С выходом устройства, блок задержкИ , выход которого соединен с первым входом сумматора по модулю два, выход которого через формирователь управл ющих сигналов соединен с вторым входом опознавател  символов, введен обратный кодер, выход которого соединен Ь входом блока задер : ки, входы обратт ного кодера подключены к соответствующим выходам опознавател  символов, выход декодера соединен с вторым входом сумматора по модулю два. Обратный кодер выполнен на суммато рах по модулю два и элементах задержки , выход первого элемента задержки соединен с первым входом первого сумматора по модулю два, выход которого через второй элемент задержки соединен с .первым входом второго сумматора по модулю два и непосредственно с первым входом третьего, сумматора по модулю два, выход второго сумматора по модулю два через третий элемент задержки соединен с вторым входом третьего сумматора по модулю два,, выход которого соединен с выходом обратного декодера, вход первого элемента задержки и объединенные вторые входы первого и второго сумматоров по модулю два соединены, соответственно, с первым и вторым входами обратного кодера. На фиг. 1 приведена схема устройства; на фиг. 2 - схема обратного кодера. Устройство дл  узловой синхронизаг ции в системах передачи информации со держит опознаватель 1 символов, обратный кодер 2, блок 3 задержки, сумматор по модулю два, формирователь управл ющих сигналов, декодер 6. Обратный кодер 2 содержит элемент 7 задержки , сумматор 8 по модулю два, вто рой элемент 9 задержки, второй сумма тор 10 по модулю два, третий элемент 11 задержки, третий сумматор 12 по модулю два. Устройство дл  узловой синхронизации работает следующим образом. Полученные в опознавателе 1 каналь ные символы С1 и С2 подаютс  на вхо4 ды декодера 6 и обратного кодера 2. 3 обратном кодере 2 производитс  восстановление входной информационной последовательности путем операций, обратных кодированию, С выхода обратного кодера 2 информационна  последовательность поступает на вход блока 3 задержки, где она задерживаетс  на врем , необходимое дл  обработки информации в декодере 6. Полученные информационные последовательности с выхода декодера бис блока 3 задержки подаютс  на входы сумматора 4 по модулю два, где происходит их сравнениё . Предлагаемое устройство в отсутствии шумов при неправильной фазе не выходе сумматора -по модулю два при любой информационной последовательно Уи имеет 50 ошибочных символов, прошедших за врем  выбранного мерного интервала , например если выбрать мерный интервал равным 256 симполам, количество ошибок равно 1281:1. С выхода формировател - 5 сигнал управлени  подаетс  на опоанаватель 1 символов, выставл   в нем правильную фазу узловой синхронизации. В обратном кодере 2 исправление канальных ошибок, возникающих при шумах в канале, не осуществл етс  и даже увеличиваетс  в 2-2,5 раза, однако и при наличии шумов при неправильной фазе узловой синхронизации рассогласование между двум  указанными последовательност ми равно примерно половине . Обратный кодер 2 дл  сверточного кода с кодовым ограничителем Каб представл ет собой логическую схему (фиг. 2). Алгебраические преобразовани , происход щие в обратном кодере, рассмотрим на примере работы со сверточным кодом, порождаемым полиномами tlCq) . -11ССа) Зададим входную последовательность 0000001000000... , т.е. f(x) о , тогда (Х)1(С-1)-ДЧд д 4-ДЧ,д.з (Х)11{са) Проверим работу обратного кодера 2, работающего по схеме, изображенной на фиг. 2: to, п-12. -15 i Т гС-1©С2-Д Д%ДПД - Д 2.ДТ,--Д .12..© 2--Д Д Дв. -ДТ. 5.,. д Таким образом, обратный кодер 2 вырабатывает входную последовательность , задержанную на два бита. Проведенное моделирование на ЭЦВМ показывает, что при работе в шумах при отношении энергии сигнала к спек ральной плотности шума 2,АА при правильной фазе узловой синхронизаци за врем  мерного интервала в 256 сим волов количество ошибок равно 60, пр неправильной фазе узловой синхрониза ции количество ошибок возрастает до 128. Таким образом, устанавлива  порог счетчика (не показан) формировател  в середине интервала между количеством ошибок при правильной и неправил ной фазах устройства узловой синхронизации , т.е. равным 128+60. „i обеспечивают устойчивую работу устро ства дл  узловой синхронизации при любых входных последовательност х. Формула изобретени  1. Устройство дл  узловой синхронизации в системах передачи информа ции, содержащее опознаватель символов , первый вход которого соединен 64 с входом устройства, выходы - с входами декодера, выход которого соединен с выходом устройства, блок задержки , выход которого соединен с первым входом сумматора по модулю два, выход которого через формирователь управл ющих сигналов соединен с вторым входом опознаватёл  символов, от личающеес  тем, что, с целью повышени  достоверности информации , в него введен обратный .кодер, выход которого соединен с входом блока задержки, входы обратного кодера подключены к соответствующим выходам опознаватёл  символов, выход декодера соединен с вторым входом сумматора по модулю два. 2. Устройство по п. 1, о т л и ч аю щ е е с   тем, что обратный кодер выполнен на сумматорах по модулю два и элементах задержки, выход первого элемента задержки соединен с первым входом первого сумматора по модулю два, выход которого через второй элемент задержки соединен с первым входом второго сумматора по модулю два и непосредственно - с первым входом третьего сумматора по модулю два, выход второго сумматора по модулю два через третий элемент задержки соединен с вторым входом третьего сумматора по модулю два, выход которого соединен с выходом обратного декодера, вход первого элемента задержки и объединенные вторые входы первого и второго сумматоров по модулю два соединены , соответственно, с первым и вторым входами обратного кодера. Источники информации, прин тые во внимание при экспертизе 1.Патент CIJA К , кл. Н 0 L 1/10, опублик. 1975.
2. 2.Авторское свидетельство СССР № , кл. Н 0 L 1/10, 1975 (прототип).

   tr

   В к

   со

   ч

   -

   /г

   vj

   Ч

   / /г

   / Г

   /Г

   е о

   X

   00

   /