SU962989A1 - Вычитающее устройство - Google Patents

Description

Изобретение относитс  к аналоговой вычислительной технике и может быть использовано в аналоговых вычислительных машинах и устройствах.

Известны вычитающие устройства, содержащие суммирующий усилитель Ci JНедостатком известных устройств  вл етс  сравнительно невысока  точность , обусловленна  смещением нулевого уровн  операционного усилител .

Наиболее близким к предлагаемо по технической сущности  вл етс  вычитающее -устройство , сбдержг щее две резйстивные суммирующие цепи, перва  из которых подключена выходом к инвертирующему входу операционного усилител , в цепь отрицательной обрат .ной св зи которого включен масштабный резистор 2j.

/ Недостатком данного устройства дв- л етс  недостаточно высока  точность работы.

Цель .изобретени  - повьапение точности работы устройства..

Поставленна  цель достигаетс  тем, что устройство дополнительно содержит два суммирующих резистора, четыре ключа, два мйогопозиционных переключател , блок пам ти и дополнительный операционный усилитель, в цепь отрицательной обратной св зи которого подключен второй масштабный резистор, неинвертирующий вход операционного усилител  соединен с выходом второй резистивной суммирующей цепи, а выход через последовательно соединенные первый ключ,блок

10 пам ти и второй ключ подк.шочен к неинвертирующему и через соединенные последовательно третий ключ и первый суммирующий резистор к инвертирующему входам основного операционного

15 усилител , подключенного выходом через последовательно соединенные четвертый ключ и второй суммирующий резистор к инвертирующему входу дополнительного операционного усилител ,

20 входы резистивных суммирующих цепей соответственно через первый и второй многопозиционные переключатели подключены ко входам сложени  и вычитани  устройства, управл ющие входы

25 первого и четвертого ключей и первого многопозиционного переключател  соединены с суммирующим управл ющим входом устройства, а управл ющие входы второго и третьего ключей и

Claims (2)

1. 30 второго многопозиционного переключател  - с вычитающим управл ющим входом. Яа чертеже приведена схема устрой ства. Устройство содержит ключи 1-4,мно гопозиционные переключатели 5 и 6, входы 7 и 8, к которым подключены входы переключателей 5 и б, опера ционный усилитель 9, неинвертирующий Bxo4j которого подключен к выходу ключа 2, а выход соединен со входом ключа 4, суммирующую цепь 10, входы которой подключены к выходам переклю ( чател  б, суммирующий резистор 11, включенный между выходом ключа 3 и инвертирующим входом усилител  9,.резистивную параллельную суммирующую цепь 12, входы которой, соединены с выходами переключател  5, дополнительный операционный усилитель 13 с масштабным резистором в цепи отри цательНой обратной св зи, неинверти рующий вход которого соединен ,с выходом сумми.рующей цепи 12, а выход со входами ключей 1 и 3, суммирующий резистор 14, включенный между и вертирующим входом усилител , 13 и вы ходом ключа 4, блок 15 пам ти, вклю ченный между выходом ключа 1 и вход ключа 2, вычитающий управл ющий вхо 16, соединенный с управл ющими вхсэд ми ключей 2 и 3 и переключател  6, суммирующий управл ющий вход 17, со диненный с управл ющими входами.клю чей 1 и 4 и переключател  5. Устройство работает следующим об разом, При поступлении сигнала на сумми рующий управл ющий вход 17 входы 7 подключаютс  ко входам резистивной параллельной суммирующей цепи 12,вх суммирующего резистора 14 подключаетс  к выходу усилител  9, а выход дополнительного усилител  13 - ко входу блока- 15 пам ти, соответствен но через ключи. 4 и 1 и переключатель 5. В это врем  ключ 2 разомкнут , а входы суммирующей цепи 10 и суммирующего резистора 11 через ключ.3 и переключатель б подключены к нулевой шине. При этом на выходе резистивной параллельной цепи 12 по вл етс  результирующее напр жение ид, которое поступает ла неинвертирук1щий вход усилител  13, на котором происходит алгебраическое суммирование с напр жением смещени  нулевого уровн  усилител  9. Результирующее напр жение, равное алгебраической сумме напр жени  U и напр жений смещений нулевых уровней усилителей 9 и 13, фиксируетс  на блоке 15 пам ти-. По окончании сигнала на управл ющем входе 17 клю 1 выключаетс , входы суммирующей цепи 12 и суммирующего резистора 14 через,ключи 3 и переключатель 5 под ключаютс  к нулевой шине., блок 15 пам ти переходит в режим Хранение, а при поступлении управл ющего сигнала на вычитающий управл ющий вход 16 входы 3 подключаютс  через переключатель 6 ко входам суммирующей цепи 10, суммирующий резистор 11 через ключ 3 подключаетс  к выходу усилител  13, блок 15 пам ти через ключ 2 подключаетс  к усилителю 9. При этом на входы усилител  9 поступают напр жени  со входов 8, напр жение смещени  нулевого уровн  усилител  13v а также напр жение с выхода блока 15 пам ти.. Так как в блоке 15 .пам ти зафиксировано результирующее напр жение со входов 7 в фазе, то на усилителе 9 происходит вычитание результирующих напр жений со входов 7 и 8, которые могут быть разнесены во времени. Максимальное врем  разноса вычитающихс  напр жений определ етс  параметрами разр дной цепи блока пам ти.Одновременно на усилителе 9 происходит компенсаци  смещений нулевых уровщей усилителей 9 и 13, .так как смещение нулевого уровн  усилител  9 в блоке 15 Пам ти .фиксируетс  в противофазе и подаемс  на неинвертирующий вход усилител  9, смещение же нулевого уровн  усилител  13 предварительно фиксируетс  в блоке 15 пам ти в фазе, а затем поступает на инвертирующий вход усилител  9. Таким образом, на усилителе 9 происходит вычитание сигналов, разнесенных во времени, с компенсацией смещений нулевых уровней операционных усилителей. В отличии от известных устройств предлагаемое устройство обладает повышенной ТОЧНОСТЬЮ;за счет компенсации смещенийнулевых уровней усилителей и позвол ет производить вычитание сигналов, разнесенных во времени. Экономический эффект от использовани  изобретени  .обусловлен его техническими особенност ми, приведенными выше. Формула изобретени  Вычитающее устройство, содержащее две резистивные суммирующие цепи, перва  из которых подключена выходом к инвертирующему входу операционного усилител , в цепь отрицательной обратной св зи которого включен первый масштабный ре:зистор, а выход операционного усилител   вл етс  выходом устройства, отличающеес  тем, что, с целью повышени  точности работы устройства, оно содержит два суммирующих резистора, четыре ключа, два многопозиционных переключател , блок пам ти и дополнительный операционный усилитель, в цепь отрицательной обратной св зи которого включен второй масштабный резистор, неинвертирующий вход операционного усилител  соединен с выходом второй резистивной суммирующей цепи, а выход через последовательно соединенные первый ключ, блок пам ти и второй ключ подключен к неинвертирующему и через последовательно соединенные третий ключ и первый суммиру ющий резистор к инвертирующему входам основного операционного усилите л , подключенного выходом через последовательно соединенные четвертый ключ и второй суммирующий резистор к инвертирующему входу дополнительного операционного усилител , входы резистивных суммирующих цепей соответственно через первый и второй многопозиционные переключателипод96 ключены ко входам сложени  и вычитани  устройства, управл ющие входы первого и четвертого ключей и первого многопрзиционного переключател  соединены со входом управлени  суммированием устройства, а управл ющие входы второго и третьего ключей и второго многопозиционного переключател  - с входом управлени  вычитанием . Источники информации, прин тые во внимание при экспертизе 1.Смолов В.Б. Аналоговые вычислительные машины. М., Высша  школа, 1972, с. 146.
2. 2.Справочник по аналоговой вычислительной технике. Под ред. Г.Е.Пухова .Киев, Техника ,1975 с. 64, рис, 22е (прототип).