SU965006A1 - Устройство циклового фазировани аппаратуры передачи двоичных сигналов - Google Patents

Description

(54) УСТРОЙСТВО ЦИКЛОВОГО ФАЗИРОВАНИЯ АППАРАТУРЫ ПЕРЕДАЧИ ДВОИЧНЫХ СИГНАЛОВ

. .. 1

Изобретение ОТНОСИТСЯ к технике передачи дискретной информации, а именно к устройствам синхронизации по циклам передающей и приемной частей аппаратуры передачи двоичных сигналов при использовании распределенной ,синхрокомбинации.

Известно устройство циклового фазировани  аппаратуры передачи двоичных сигналов, содержащее последовательно соединенные входной блок стробировани , блок коррекции, дешифратор и блок пам ти, выход которого подсоединен к объединенным вторым входам блока коррекции и дешифратора, а также решающий блок 1.

В этом устройстве в процессе вхождени  в синхронизм осуществл етс  параллельный поиск синхрокрмбинации (СК) на всех возможных местах ее размещени  в цикле, но требуетс  запоминание значительно меньшего объема информации.

Такое устройство обеспечивает малое врем  вхождени  в синхронизм, однако точность фазировани  невелика.

Цель изобретени  - повышение точности фазиров&ни .

Поставленна  цель достигаетс  тем, что устройство циклового фазировани 

аппаратуры передачи двоичных сигналов , содержащее последовательно соединенные входной блок стробировани , блок коррекции, дешифратор и блок пам ти, выход которого подсоединен к объединенным вторым входам блока коррекции и дешифратора, а также решающий блок,введены последовательно соединенные блок контрол  син10 хронизма, элемент И и сумматор,пер вый выход которого через решающий блок подсоединен к первому входу блока контрол  синхронизма, ко второму входу которого, объединенному со вторым входом элемента И, подключен второй выход дешифратора,, первый вход которого подсоединен ко второму входу сумматора, к третьему входу которого подсоединен выход блока

20 контрол  синхронизма, четвертый вход сумматора объединен со вторым входом дешифратора, а второй выход сумматора подсоединен ко второму входу бЯока пам ти.

25

На чертеже изображена структурноэлектрическа  схема устройства.

Устройство циклового фазировани  содержит входной блок 1 стробировани ,, блок 2 коррекции, дешифратор 3, сум30 матор 4, решающий блок 5, блок 6 пам ти , блок 7 контрол  синхронизма н , элемент И 8.

Устройство работает следующим образом .

Приход щие на вход символы стробируютс  в блоке 1 стробировани  и поступают далее в блок 2 коррекции. На оперативный вход блока 2 коррекции заведен выход блока 6 пам ти, по которому в параллельном двоичном коде поступают определенные двоичные числа . Каждое такое число определ ет пор дковый номер символа СК, с которым блок 2 коррекции сравнивает очередной прин тый информационный символ,

В случае совпадени  информационного символа с соответствующим символом СК на операционном выходе дешифратора 3 по сигналу из блока 2 коррекции устанавливаетс  двоичное число,-на единицу большее того, которое было в данном тактовом интервале на выходе блока 6 пам ти. Следующим тактом это число записываетс  в блок 6 пам ти и по витс  на его

ii

где N выходе через г тактов

р с

число бит в цикле, I - число бит цикла , отведенных дл  СК).

В устройстве в пределах одного цикла параллельно и независимо обрабатываютс  все г групп символов, в которых возможно размещение СК. К концу цикла по крайней мере в одной из групп символов будет обнаружена СК. В это же врем  на управл ющем выходе дешифратора 3 по витс  импульс который подаетс  на первый выход элемента И 8 и второй вход блока 7 1 нтрол  синхронизма.

На первый вход блока 7 контрол  синхронизма с дополнительного выхода решающего блока 5 поступает управл ющий сигнал - метка, котора  от аечает в цикле группу позиций, на которых в предыдущих циклах размещалась СК. Если импульс с управл ющего выхода дешифратора 3 совпадает во времени с указанной меткой, то блок 7 контрол  синхронизма остаетс  в.состо нии Наличие синхронизма (или переходит в него). В этом состо нии с выхода блока 7 контрол  синхронизма на первый вход элемента И 8 поступает сигнал логического нул , благодар  чему на входе первого слагаемого сумматора 4 будет нуль. Кроме того, сигнал логического нул  поступает на управл ющий вход сумматора 4, и последний записывает во все св занные с ним  чейки блока 6 пам ти двоичные числа 00...О.

Если на позици х цикла, отмечав- . мьлх сигналом с дополнительного выхода решающего блока 5, не обнаружена СК, т.е.. метка из решающего блока 5 не совпадает во времени с импульсом на выходе дешифратора 3, то блок

7 контрол  синхронизма переходит в состо ние Возможное отсутствие синхронизма .

В этом состо нии блок 7 контрол  синхронизмй подает посто нную логическую единицу на первый вход элемента И С, разреша  тем самым прохождение в сумматор 4 импульсов из дешифратора 3,;а также на управл ющий вход сумматора 4, обеспечива  ему возможность выполнени  операции суммировани . На вход второго слагаемого сумматора 4 из блока 6 пам ти поступают двоичные числа, и, если на управл ющем выходе дешифратора 3 в данном тактовом интервале по вл етс  импульс, то через элемент И 8 он поступает на вход первого слагаемо-г го сумматора 4.

Сумматор 4, получа  такой импульс , увеличивает на единицу двоичное число, поступившее на его вход второго слагаемого, и ре.зультат следующим тактом записываетс  в  чейку блока 6 пам ти. Таким образом осущесвл етс  подсчет обнаруженных СК дл  каждой группы позиций в цикле в течение п циклов подр д. Подсчет продолfaeTCH до тех пор, пока в сумматоре дл  какой-то одной из групп позиций не будет получено число п. Тогда из сумматора 4 в решающий блок 5 поступает соответствующий сигнал, по которому последний вырабатывает сигнал подстройки аппаратуры, означающий , что состо ние синхронизма по циклам зафиксировано.

Если в какой-либо из групп позиций в цикле и процессе поиска было зафиксировано несовпадение очередного информационного символа с соответствующим символом СК, то блок 2 коррекции вырабатывает управл ющий сигнал, которым уменьшаетс  двоичное число на операционном выходе дешифратора 3, а также обнул ютс  выходы сумматора 4 дл  данной группы позиций . В этом случае подсчет СК в данной группе позиций начинаетс  заново

Предлагаемое устройство позвол ет существенно повысить точность фазировани , а также уменьшить долю СК в групповом си нале.

Claims (1)

1. Авторское свидетельство СССР № 651494, кл. Н 04 h 7/08, 1977 (прототип ).

вх