SU984055A2 - Делитель частоты следовани импульсов с переменным коэффициентом делени - Google Patents
Делитель частоты следовани импульсов с переменным коэффициентом делени Download PDFInfo
- Publication number
- SU984055A2 SU984055A2 SU803227438A SU3227438A SU984055A2 SU 984055 A2 SU984055 A2 SU 984055A2 SU 803227438 A SU803227438 A SU 803227438A SU 3227438 A SU3227438 A SU 3227438A SU 984055 A2 SU984055 A2 SU 984055A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- fractional
- output
- frequency divider
- register
- Prior art date
Links
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims description 3
- 238000009827 uniform distribution Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(5) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ
Изобретение относитс к радиосв зи и предназначено дл использовани в цифровых синтезаторах частоты. По основному авт. св. № известен делитель частоты следовани импульсов, содержащий делитель частоты с управл емым коэффициентом делени , информационный вход которого соединен с входной шиной, а входы управ лени подключены к выходам параллельного регистра, первый вход которого соединен с шиной сигнала разрешени записи, а остальные входы подключены к выходам последовательного регистра, первый вход которого соединен с шиной тактового сигнала, элемент И, элемент ИЛИ, первый вход которого соединен с шиной информационного сигнала, второй вход подключен к выходу элемента И, а выход соединен Со вторым входом последовательного регистра, последний выход которого соединен с первым входом элемента И, второй вход которого сое- динен с шиной управл ющего сигнала,, а первый выход последовательного регистра соединен с дополнительным входом I управлени делител частоты с управл емым коэффициентом делени 1. Однако известное устройство имеет недостаточно высокую точность умно; гени . Цель изобретени - повышение точности делени путем снижени амплитуды и периода фазовой девиации выходной импульсной последовательности. Поставленна цель достигаетс тем, что в делитель частоты следовани импульсов с переменным коэффициентом делени , содержащий делитель частоты с управл емым коэффициентом делени , информационный вход которого соединен с входной шиной, а входы управлени подключены к выходам параллельного регистра, первый вход которого соединен с шиной сигнала разрешени записи, а остальные входы подключены к выходам последовательного регистра, первый вход которого соединен с шиной тактового
398А
сигнала, элемент И и элемент ИЛИ, первый вход которого соединен с шиной информационного сигнала, второй вход подключен к,выходу элемента И, а выход соединен со вторым входом последовательного регистра, последний выход которого соединен с первым входом элемента И, второй вход которого соединен с шиной управл ющего сигнала, введены элемент И-НЕ и дополнительные элементы ИЛИ и И, первые входы которых соединены с выходом первого разр да последовательного регистра, вторые входы - с выходом (ujSM+l.)-го разр да последовательного регистра, а вы ходы - с входами элемента И-НЕ, при этом первый ивторой дополнительные входы управлени делител частоты с управл емым коэффициентом делени соединены с выходами соответственно дополнительного элемента И и элемента И-НЕ СП.
На чертеже представлена структурна схема предлагаемого устройства.
На шине 9 делител присутствует сигнал, разрешающий поступление информации с соответствующего выхода регистра 3 на его информационный вход через элементы 6 и А.55
Каждый импульс опорной частоты,.поступа на тактовый вход -регистра 7 замкнутого в кольцо, сдвигает занесенОно содержит делитель 1 частоты с управл емым коэффициентом делени , параллельный регистр 2, последовательный регистр 3, элементы ИЛИ 4 и 5, элементы И 6 ц 7 элемент И-НЁ 8, шину 9 управл ющего сигнала, шину 10 информационного сигнала, шину 11 тактового сигнала, шину 12 сигнала разрешени .записи.
i
Устройство работает следующим образом .
В режиме делени частоты по шине 11 на первый вход регистра .3 поступают импульсы опорной частоты, котора численно равна выходной частоте делител частоты. В регистре 2 записан код целой части коэффициента делени К. В регистре 3 занесена двоична последовательность , соответствующа дробной части коэффициента делени п/М, где М дл дес тичной дроби равна 10. Данные приведены в табл. 1.
Т а б л и ц а 1
ный в него код на один разр д. Если при этом в первом или в шестом разр де регистра 3 присутствует логическа единица, то элемент 5 будет находитьс в единичном состо нии и сигнал с его выхода поступит через элемент 8 на вход переключени с коэффициента делени К на коэффициент К+0,5 дели5SBkQSS6
тел 1. Если же логическа единицаключит делитель 1 с коэффициента деприсутствует и .в первом и в шестомлени К на коэффициент К+1 . разр де регистра 3, то в единичном В соответствии с логикой работы
состо нии будет находитьс и элементэлементов на переключающие входы
7. Соответствующий логический уровень,sделител 1 будут поступать сигналь,
присутствующий на входе элемента 7 измен ющие его коэффициент делени
запретит возникновение сигнала на вы-на величину 1 или 0,5. Данные привеходе элемента 8 в свою очередь, пере-дены в табл. 2. Из табл. 2 видно, что дробный коэффициент делени реализуетс за врем в течение любых п ти полных циклов делени входной частоты. После прин ти решени о изменении коэффициента делени на шину 9 поступает логический уровень, запрещающий поступление информации через элементы 4 и 6 с выхода на вход регистра 3. За врем в течение 10 периодов тактовой частоты в регистр 3 вводитс код целой части нового коэффициента.делени , затем осуществл етс его перепись в регистр 2 сигналом, поступающим по.шине 12. После чего в течение . 10 периодов опорной частоты осуществл етс заполнение регистра 3 последовательным .соответствующим дробной части коэффициентом делени , а затем регистр запираетс в кольцо Сигналом, поступающим по шине 9... Через п ть циклов, начина с момен та заполнени последовательного регис
Claims (1)
- Таблица2 тра кодом дробной части коэффициента делени ,, делитель частоты следовани импульсов выполн ет функцию делител с дробным коэффициентом делени . Таким образом, в предлагаемом делителе частоты следовани импульсов с переменным коэффициентом делени последовательный регистр выполн ет не только функцию преобразовател последовательного кода в параллельный, но и функцию блока дробных разр дов. При этом достигаетс минимальна величина амплитуды и периода фазовой девиации выходной импульсной последовательности за счет равномерного распределени управл ющих воздействий на управл ющие входы делител 1 за число циклов делени входной частоты, в два раза меньшее величины знаменател дробных разр дсзв. Формула изобретени Делитель частоты следовани импульOJ с переменным коэффициентом делени по авт. ев, № 9 +0315, отличающийс тем, что, с целью повышени точности делени путем снижени амплитуды и периода фазовой девиации выходной импульсной последовательное- s ти, в него введены элемент И-НЕ и дополнительные элементы ИЛИ и И, первые входы которых соединены с выходом первого разр да последовательного регист ра , вторые входы - с выходом {0,5M+1)-io го разр да последовательного регистра, а выходы - с входами элемента И-НЕ,о// J 5 при этом первый и второй дополнительные входы управлени делител частоты с управл емым коэффициентом делени сое;;;инены с выходами соответственно дополнительного элемента И и элемента И-НЕ. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № по за вке № 3220698/18-21, кл. Н 03 К 23/02, 23.12.80.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU803227438A SU984055A2 (ru) | 1980-12-26 | 1980-12-26 | Делитель частоты следовани импульсов с переменным коэффициентом делени |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU803227438A SU984055A2 (ru) | 1980-12-26 | 1980-12-26 | Делитель частоты следовани импульсов с переменным коэффициентом делени |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU940315 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU984055A2 true SU984055A2 (ru) | 1982-12-23 |
Family
ID=20935466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU803227438A SU984055A2 (ru) | 1980-12-26 | 1980-12-26 | Делитель частоты следовани импульсов с переменным коэффициентом делени |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU984055A2 (ru) |
-
1980
- 1980-12-26 SU SU803227438A patent/SU984055A2/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3641442A (en) | Digital frequency synthesizer | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| JPS58121827A (ja) | パルス発生回路 | |
| SU984055A2 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
| US4494243A (en) | Frequency divider presettable to fractional divisors | |
| US4389637A (en) | Digital to analog converter | |
| SU949821A1 (ru) | Делитель частоты следовани импульсов с дробным переменным коэффициентом делени | |
| SU684561A1 (ru) | Функциональный генератор напр жени | |
| SU920725A1 (ru) | Умножитель частоты | |
| SU940315A1 (ru) | Делитель частоты импульсов с переменным коэффициентом делени | |
| SU1748251A1 (ru) | Цифровой синтезатор частот | |
| RU2089044C1 (ru) | Преобразователь кода в сигнал с временной модуляцией | |
| SU1503070A1 (ru) | Цифровой синтезатор частоты | |
| SU1013952A1 (ru) | Цифровой умножитель частоты следовани импульсов | |
| SU841111A1 (ru) | Преобразователь напр жени в код | |
| SU928353A1 (ru) | Цифровой умножитель частоты | |
| SU1737698A1 (ru) | Цифровой синтезатор частот | |
| SU1385238A2 (ru) | Формирователь сигналов с заданным законом изменени фазы | |
| SU1385228A1 (ru) | Умножитель частоты | |
| SU1109861A1 (ru) | Синтезатор частот | |
| SU1092483A1 (ru) | Функциональный генератор | |
| SU1539999A2 (ru) | Устройство автоматической подстройки частоты | |
| SU1376221A1 (ru) | Цифровой синтезатор частоты | |
| SU1367153A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
| SU1667219A1 (ru) | Цифровой трехфазный генератор |