SV2000000002A - Conversor de reloj de 2.048 mhz a señal de linea a 2.048 mbit/s - Google Patents

Conversor de reloj de 2.048 mhz a señal de linea a 2.048 mbit/s

Info

Publication number
SV2000000002A
SV2000000002A SV2000000002A SV2000000002A SV2000000002A SV 2000000002 A SV2000000002 A SV 2000000002A SV 2000000002 A SV2000000002 A SV 2000000002A SV 2000000002 A SV2000000002 A SV 2000000002A SV 2000000002 A SV2000000002 A SV 2000000002A
Authority
SV
El Salvador
Prior art keywords
mbit
signal
clock
mhz
pcm
Prior art date
Application number
SV2000000002A
Other languages
English (en)
Inventor
Jesus Marino Aunon
Original Assignee
Telefonica Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonica Sa filed Critical Telefonica Sa
Publication of SV2000000002A publication Critical patent/SV2000000002A/es

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691Synchronisation in a TDM node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

EL CONVERSOR DE RELOJ DE 2.048 MHZ A SEÑAL DE LINEA DE 2.048 MBIT/S, ES UN EQUIPO DISEÑADO PARA GENERAL UNA TRAMA DE SEÑAL PCM A 2.048 MBIT/S A PARTIR DE UN RELOJ DE 2.048 MHZ DE ENTRADA. LA SEÑAL DE TRAMA PCM CON CODIGO DE REDUNDANCIA CICLICA (CRC) QUE CREA ESTE EQUIPO, AUNQUE NO LLEVA TRAFICO DE DATOS SI QUE LLEVA INCLUIDA LA INFORMACION DE FASE DEL RELOJ DE ENTRADA. DISPONE DE OCHO SALIDAS DE DATOS SINCRONIZADAS EN FASE CON EL RELOJ DE ENTRADA DE 2.048 MHZ. TANTO LA INTERFAZ DE ENTRADA COMO LAS OCHO TRAMAS DE SALIDA PCM SE AJUSTAN A LA RECOMENDACIONES G.703, G.704 Y G.706 DE LA UIT-T. ADEMAS DISPONE DE UNA SEÑAL DE ALARMA QUE SE ACTIVA EN EL CASO QUE DESAPAREZCA LA SEÑAL DE RELOJ DE 2.048 MHZ DE LA ENTRADA DEL CONVERSOR.
SV2000000002A 1998-12-30 2000-01-03 Conversor de reloj de 2.048 mhz a señal de linea a 2.048 mbit/s SV2000000002A (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ES009802716A ES2148109B1 (es) 1998-12-30 1998-12-30 Conversor de reloj de 2.048 mhz a señal de linea a 2.048 mbit/s

Publications (1)

Publication Number Publication Date
SV2000000002A true SV2000000002A (es) 2000-03-14

Family

ID=8306254

Family Applications (1)

Application Number Title Priority Date Filing Date
SV2000000002A SV2000000002A (es) 1998-12-30 2000-01-03 Conversor de reloj de 2.048 mhz a señal de linea a 2.048 mbit/s

Country Status (7)

Country Link
EP (1) EP1017194A2 (es)
AR (1) AR022141A1 (es)
BR (1) BR9907366A (es)
ES (1) ES2148109B1 (es)
GT (1) GT199900232A (es)
PE (1) PE20001261A1 (es)
SV (1) SV2000000002A (es)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7709260A (nl) * 1976-09-01 1978-03-03 Marconi Co Ltd Analoog-naar-numeriek-omzetter.
JPS56161734A (en) * 1980-05-16 1981-12-12 Nec Corp Interface device for pcm signal
US4860285A (en) * 1987-10-21 1989-08-22 Advanced Micro Devices, Inc. Master/slave synchronizer
US5673258A (en) * 1994-03-06 1997-09-30 Dtm Data Telemark Gmbh Method and apparatus for the enlargement of the reach of the transmission channel between functional groups of an ISDN-user interface

Also Published As

Publication number Publication date
GT199900232A (es) 2000-09-18
BR9907366A (pt) 2000-09-26
ES2148109A1 (es) 2000-10-01
PE20001261A1 (es) 2000-12-07
ES2148109B1 (es) 2001-04-16
AR022141A1 (es) 2002-09-04
EP1017194A2 (en) 2000-07-05

Similar Documents

Publication Publication Date Title
ATE210316T1 (de) Dreifach redundantes modulares rechnersystem
ES2187535T3 (es) Sistema de transferencia asincrona de datos y de control de trafico de origen.
ATE407510T1 (de) Schnittstelleneinrichtung
SV2000000002A (es) Conversor de reloj de 2.048 mhz a señal de linea a 2.048 mbit/s
ATE480002T1 (de) Zusatzeinheit für eine schaltschütz
TW200516838A (en) Multiplexed high voltage DC-AC driver
JPS6450199A (en) Alarm information collecting device
ES2189176T3 (es) Procedimiento para la generacion de una señal de alarma para la conexion de la instalacion de iluminacion de un vehiculo y dispositivos para la utilizacion en el procedimiento.
GB2316779B (en) Computer monitoring unit and power window system
CO4700371A1 (es) Circuito integrado multiplicador de frecuencia
JPS5636739A (en) Audio output unit
KR900011182A (ko) 이종 ds1급 전송방식간 신호변환장치
KR950022074A (ko) 이중화 클럭절체시 과도현상 제거회로 및 불필요한 절체방지회로
ES2103754T3 (es) Dispositivo electronico para la correccion en paralelo de corrientes de datos protegidos con deteccion de errores por comprobacion de redundancia ciclica.
RU1823144C (ru) Устройство дл формировани биимпульсного сигнала
KR950002347A (ko) 피먹스(pmux) 시스템의 프리런 방법
JPS6444643A (en) Multiplexer
KR880014783A (ko) 부호화 방식이 다른 교환기의 코드 변환방식 및 제어장치
KR880008541A (ko) 동기패턴 검출회로
KR930015417A (ko) H.221 프레임 다중화 및 역다중화 시스템
JPH02249313A (ja) 多重処理型crc符号生成回路
KR910012919A (ko) 주(main) CPU 감시장치
KR960027672A (ko) 종합정보통신망의 사용자-망 접속 선로 극성 검출기
JPH0250640A (ja) Ais送出回路
JPH03258193A (ja) テレメータ装置

Legal Events

Date Code Title Description
FD Lapse