TW200423378A

TW200423378A - SOI wafer and method for manufacturing same

Info

Publication number: TW200423378A
Application number: TW093107120A
Authority: TW
Inventors: Masahiro Sakurada
Original assignee: Shinetsu Handotai Kk
Priority date: 2003-03-18
Filing date: 2004-03-17
Publication date: 2004-11-01
Also published as: WO2004084308A1; EP1605510A1; US7518187B2; CN100452408C; EP1605510A4; KR101007678B1; EP1605510B1; US20060086313A1; CN1757115A; JP4854917B2; JP2004281883A; KR20050109568A; TWI334217B

Description

200423378 (1) 玖、發明說明【發明所屬之技術領域】本發明是關於SOI ( Silicon On Insulator)晶圓，尤其是關於電性可靠性極高的SOI晶圓及此種SOI晶圓的製造方法。【先前技術】以往，就裝置用基板而言，廣泛採用在支承基板上形成矽活性層（SOI層）的SOI晶圓。此種SOI晶圓的製造方法，已知有例如：SIMOX ( Separation by Ion-implanted Oxygen) 法或接合法，而上述 SIMOX 是將氧植入一片矽晶圓內，而形成以氧化膜分隔的矽活性層，而上述接合法則是令兩片晶圓彼此介著氧化膜接合或直接接合。 SIMOX法，係指從施以鏡面硏磨等矽晶圓一邊的主表面，將氧離子植入晶圓內部，而形成氧離子植入層。然後在例如非活性氣體環境中，以1 3 00 °C以上的溫度，實施熱處理，以將形成於晶圓內部之氧離子植入層變成埋入式氧化膜層（絕緣膜層）。藉此方式，可獲致在一片晶圓內以絕緣膜層分隔的SOI晶圓。又’接合法之一的離子植入剝離法，係指在作爲矽活性層之矽晶圓（黏接晶圓），或作爲支承基板之矽晶圓 (基底晶圓）的表面，形成例如稱爲氧化膜的絕緣膜（亦稱爲埋入式絕緣膜、層間絕緣膜），然後從黏接晶圓單側 -4- (2) (2)200423378 的表面，離子植入氫等離子，以在晶圓內部形成離子植入層（微小氣泡層）。接著，將黏接晶圓植入離子側的那一面，經由氧化膜與基底晶圓接合後，藉由實施熱處理，以離子植入層爲交界，將黏接晶圓剝離。藉此方式，可獲得在基底晶圓上，介著氧化膜形成較薄的矽活性層之SOI晶圓。此外，也有使用絕緣性支承基板，將黏接晶圓直接接合於其上的情形，也就是說，沒有隔著氧化膜就直接接合於支承基板上。再者，也有在以離子植入層爲交界加以剝離後，再進行用以提昇矽活性層和基底晶圓之結合力的熱處理（結合熱處理），或進行用以去除表面氧化膜之氫氟酸洗淨等情形。如上所述，製造SOI晶圓時，至目前爲止一般採用的是表面形成有50ΠΠ1尺寸以上之微小凹坑缺陷的矽晶圓。但是，近年來，對於矽活性層或埋入式氧化膜之薄膜化的要求日益增加，對於可適用其上之矽晶圓品質的要求也曰趨嚴格。尤其是，利用上述離子植入剝離法之SOI晶圓的製造方法中，雖然有施行用來去除表面氧化膜之氫氟酸洗淨的情況，但是，這時常會發生以下之不良情況，即存在矽活性層表面之微小凹坑缺陷的尺寸因蝕刻而更加擴大，經由該凹坑侵入的氫氟酸會使埋入式氧化膜被蝕刻，而造成幾乎整面或局部的矽活性層或埋入式氧化膜被破壞。 -5- (3) (3)200423378 於此，爲了減少矽活性層缺陷，乃提案有：利用磊晶層或IG晶圓的DZ ( Denuded Zone )層；或利用所謂中性 (neutral )區域（N區域）矽單晶者，此中性區域沒有 FPD、LSTD、COP等稱爲長入型缺陷（Grown — in)等.因單結晶所致之成長缺陷。例如，提案有在矽晶圓（黏接晶圓）上形成磊晶層，將硼離子植入磊晶層後，介著氧化膜接合於支承基板，進而，藉由硏削硏磨黏接晶圓的背面，以製造SOI晶圓的方法（例如，參考日本特開平1 0 — 79498號公報）。然而，如上所述地雖然使用形成磊晶層的晶圓作爲黏接晶圓時，矽活性層的缺陷得以改善，但是，增加磊晶層成長的步驟，也會產生製造成本顯著昇高的問題。另一方面，採用沒有形成FPD或COP等微小缺陷之 N區域所育成的矽晶圓作爲黏接晶圓時，必須精密地控制矽單晶的育成條件，但具有不需具備磊晶層形成步驟的優點。在此，先說明矽單晶的製造方法，再說明長入型 (grown-in)缺陷及N區域。矽單晶的製造方法，主要可採用柴氏長晶法 (Czochralski Method，以下簡稱 Cz 法）。利用Cz法製造單結晶時，可利用例如第2圖所示之單結晶製造裝置10來製造。該單結晶製造裝置10具有：供收容矽等原料多結晶且加以熔化的構件、或用以遮斷熱的隔熱構件2 0等，而這些構件皆收容在主處理室1 1內。 -6 - (4) (4)200423378 該裝置連接有從主處理室Η的天花板部，向上延伸的提拉處理室12，而在該提拉處理式12的上部，設有用拉線 (wire ) 14提拉單結晶13的提拉機構（未圖示）。主處理室1 1內設有：用來收容熔化的原料熔融液1 5 的石英坩堝16、和用來支承該石英坩堝16的石墨坩堝 17，而這些坩堝16、17可透過驅動機構（未圖示），藉由軸1 8旋轉昇降自如地支承。該坩堝1 6、1 7的驅動機構，是用來補整隨著單結晶1 3的提拉而造成原料熔融液 1 5液面的降低，其依據液面降低之程度令坩渦1 6、1 7上昇。以圍繞坩堝1 6、1 7之方式，配置有用以令原料熔化的石墨加熱器1 9。在該石墨加熱器1 9的外側，設有包圍該其周圍的隔熱構件20，以防止石墨加熱器19所生的熱直接輻射至主處理室11。又，在坩堝的上部設置石墨筒23，在該石墨筒23的外側下端，與原料熔融液相對之處，設置隔熱材24，以遮断（cut )熔融液面所產生的輻射，同時可保溫原料熔融液表面。將原料塊收容於上述單結晶製造裝置內所設置的石英坩堝1 6，然後利用上述石墨加熱器1 9將該坩堝1 6加熱，以使石英坩堝1 6內的原料塊熔化。如上所述，令連接於拉線1 4下端之晶種保持器2 1所固定的種晶22，浸入原料塊熔化的原料熔融液1 5中，然後一面旋轉種晶 22，一面進行提拉，藉此方式，即得以在種晶22的下方 -7 - (5) (5)200423378 育成具有所期望之直徑和品質的單結晶1 3。此時，令種晶22浸入原料熔融液1 5後，進行所謂的晶種縮頸 (necking )操作，即先將直徑變細爲3mm左右而形成縮頸部，繼之，使之變粗成所期望的口徑，而提拉無位錯結晶。繼之，說明長入型缺陷及N區域。以使用從矽熔點至1 400 °C間的提拉軸方向之結晶內溫度梯度的平均値G較大的一般爐內構造（熱區：HZ) 之CZ提拉機，於結晶軸方向令成長速度F從高速變化至低速時，可獲致第4圖所示之缺陷分布圖已爲眾所週知。第4圖中，V區域意指，Vacancy (空白）即因5夕原子不足所發生之凹部、孔較多的區域；I區域意指，因存在多餘的矽原子而發生位錯或多餘的矽原子塊較多的區域。亦可確認：在V區域和I區域間，存有原子不足或沒有（較少）多餘原子的中性（Neutral，以下略記N )區域，又，在V區域的交界附近，稱爲OSF (氧化疊差、 Oxidation Induced Stacking Fault)的缺陷，從結晶成長軸之垂直方向的剖面觀察時乃呈環狀分布（以下，具有 OSF 環）。當成長速度較快時，因空孔型點缺陷集合的空隙所致之FPD、LSTD、COP等長入型缺陷，乃高密度地存在成於結晶軸方向整個區域，而存有這些缺陷的區域即爲v 區域。又，隨著成長速度的降低，由結晶周邊產生OSF 環，而在該環的外側，低密度地形成被認爲是矽集合於晶 -8- (6) (6)200423378 格間的位錯圈原因的L / D ( L a r g e D i s 1 〇 c a t i ο η :晶格間位錯圈的簡稱、L S E P D、L F P D等）缺陷（巨大錯位叢）’ 而存有這些缺陷的區域係1區域（有時稱爲L/D區域）。繼之，當成長速度變慢時，〇 S F環收縮於晶圓中心而消失，整面形成I區域。並且，位於V區域和I區域中性之〇 S F環外側的Ν 區域，是不存有因空孔所產生之FPD、LSTD、COP ’也不存有因矽集合於晶格間所產生之 LSEPD、LFPD的區域。此外，最近，進一*步將N區域分類的g舌’得知如第4圖所示地具有鄰接於OSF環外側的Nv區域（空孔較多的區域）、和鄰接於I區域的Ni區域（晶格間矽較多的區域），在Nv區域，實施熱氧化處理時，氧的析出量較多，在N i區域幾乎沒有氧的析出。以往，此種N區域雖僅存在於晶圓面內的一部分，但是，藉由從提拉速度（F )和矽熔點至1 400 °C間提拉軸方向之結晶內溫度梯度之平均値（G )比F/ G，即可製得 N區域朝橫向整面（晶圓整面）擴散的結晶。因此，如上所述，S ΟI晶圓的製造中，亦提案有使用整面形成N區域之矽單晶晶圓作爲黏接晶圓的方法。例如有·利用柴氏長晶法（C Z法）提拉砂單晶時，將提拉速度（F )和矽熔點至1 400t間提拉軸方向之結晶內溫度梯度之平均値（G )比（F / G )，控制在預定範圍，以提拉矽單晶作爲黏接晶圓，而使用N區域之矽晶圓的SOI晶圓之提案（例如，參考日本特開2001 — (7) 200423378 146498號公報及日本特開2001— 44398號公報）。然而，利用CZ法，控制提拉速度等以提拉N區域的矽單晶時，由於該N區域的矽單晶是以比較受限制的速度來育成’所以會有其成長速度較難控制，且結晶之生產性及良率較低的問題。因此，利用此種N區域單結晶的 SOI晶圓，價格大多較爲昂貴。

另一方面，基底晶圓，原本就須要介由絕緣膜來支承矽活性層，而不是在其表面直接形成元件。因此，以基底晶圓而言，考慮生產性的提升而廣泛使用如第4圖所示地育成包含有一部分以高速提拉速度成長之V區域或0SF區域、Nv區域的矽單晶，並將上述高速成長而形成的矽單晶，加工成鏡面狀之矽晶圓。例如有：使用不符合電阻値等製品規格之虛設等極（dummy grade )矽晶圓，作爲基底晶圓之提案（例如，參考日本特開平1 1 一 40786號公報。）。

然而，最近日益要求層間絕緣膜的薄膜化，因此，也要求作爲基底晶圓之矽晶圓品質的提升。亦即，若層間絕緣膜的膜厚足夠的話，即使例如空隙成長的COP等空孔缺陷等，高密度形成於基底晶圓表面時，亦不需擔心會對絕緣膜破壞產生影響，但是，若例如當層間絕緣膜形成膜厚1 OOnm以下之薄膜的話，則會擔心損害層間絕緣膜的膜層，而對其絕緣功能造成妨礙。再者，更廉價地提供高價SOI晶圓的方法，乃提案有：例如將利用離子植入剝離法’將從矽活性層剝離的剝 -10- (8) (8)200423378 離晶圓，再利用作爲基底晶圓的方法（例如，參考日本特開平11 —297583號公報）。但是，如近年來之要求，SOI 晶圓的層間絕緣膜形成例如膜厚丨00nm以下之薄膜時，若被再利用作爲基底晶圓的剝離晶圓，包含有V區域、〇 S F區域、巨大錯位叢（L S E P、L F P D )區域等的話，則會損害層間絕緣膜的膜質，對其絕緣功能造成妨礙。因此’在此情況下，進行基底晶圓的再利用是困難的。【發明內容】本發明係有鑒於上述問題點而開發者，其目的在於可簡單且廉價地提供一種SOI晶圓，該SOI晶圓即使形成例如厚度爲200nm以下之極薄的矽活性層時，也不會因氫氟酸洗淨等而產生微小凹坑，而具有優異的電性特性，或即使形成例如厚度爲1 〇〇nm以下之極薄的層間絕緣膜時’也可維持高絕緣性，且裝置製作步驟之電性可靠性高。本發明係爲解決上述課題而開發者，可提供至少在支承基板上’介著絕緣膜形成矽活性層或直接形成矽活性層的SOI晶圓’其特徵爲：至少上述矽活性層，是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的p (磷）摻雜矽單晶，且 A1 (鋁）濃度之含量爲2 X 1 012atoms/ cc 以上者。如上所述’至少矽活性層，是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的p (磷）摻雜矽單晶，且 -11 - (9) (9)200423378 A1 (銘）彳辰度之含量爲2xi〇12atoms / cc以上者，如此構成SOI晶圓時，矽活性層連極微小的缺陷都不存在，故即使將其施以氫氟酸洗淨時，也不會產生微小的凹坑 (bit ) ’而形成具有優異電性特性的SOI晶圓。再者，使用此種SOI晶圓的話，可不用像使用磊晶晶圓那樣必須增加步驟來製造，可簡單且廉價地製造矽活性層之無缺陷的矽單晶，故製造成本可抑制得較低。此外’就此時的支承基板而言，可使用選擇矽、石央、S i C、藍寶石（s a p p h i r e )等。又’根據本發明，可提供令分別由矽單晶所構成之基底晶圓和黏接晶圓，介著絕緣膜接合後，藉由將上述黏接晶圓薄膜化，而形成矽活性層的SOI晶圓，其特徵爲：上述黏接晶圓及/或上述基底晶圓，是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的p摻雜矽單晶，且a i (鋁）濃度之含量爲2xl012atoms/cc以上者。如上所述’黏接晶圓是利用柴氏長晶法所育成之N 區域及/或無缺陷I區域的P (磷）摻雜矽單晶，且A1 (鋁）濃度之含量爲2xl012atoms/cc以上者，如此構成 SOI晶圓時，由於將上述黏接晶圓薄膜化，所形成得矽活性層連極微小的缺陷幾乎都不存在，故即使將其施以氫氟酸洗淨時，也不會產生微小的凹坑，是具有優異電性特性的S ΟI晶圓。又，若爲此種S ΟI晶圓的話，可不用像使用磊晶晶圓那樣必須增加步驟來製造，可簡單且廉價地製造使用於黏接晶圓之無缺陷的砂單晶，故製造成本可抑制 -12· (10) (10)200423378 得較低。再者，基底晶圓是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的p (磷）摻雜矽單晶’且A1 (銘）濃度之含量爲2xl012atoms/cc以上者，如此構成SOI晶圓時，基底晶圓表面不會存有微小的缺陷’故即使該基底晶圓上形成例如厚度爲1 〇〇nm以下之極薄的層間絕緣膜時，也不會受到基底晶圓表面缺陷的影響而造成絕緣破壞特性的劣化，裝置製作步驟的電性可靠性得以提高。又’ 若爲此種SOI晶圓的話，可簡單且廉價地製造使用於基底晶圓之無缺陷的矽單晶，故製造成本可抑制得較低。此時，上述P摻雜矽單晶所含的P (磷）濃度以lx 1014atoms / cc 以上爲佳。如上所述，若上述P摻雜矽單晶所含的P (磷）濃度是lxlOMat〇ms/cc以上的話，則具有充分的N型導電性。此時，上述砂活性層的厚度可設定在5nm以上、 200nm以下的範圍。近年來’要求矽活性層的薄膜化，但因爲本發明之 SOI晶圓的矽活性層連極微小的缺陷幾乎都不存在，所以即使矽活性層的厚度形成200nm以下，也不會因氫氟酸洗淨等導致缺陷擴大而造成矽活性層被破壞，得以形成高品質的SOI晶圓。此時’絕緣膜是矽氧化膜，其厚度可設定在10 nm以上，1 0 0 n m以下的範圍。 -13- (11) (11)200423378 近年來’要求以矽氧化膜構成之層間絕緣膜的厚度保持在100nm以下，但即使本發明之s〇I晶圓形成此種極薄氧化膜’也不會造成絕緣破壞特性劣化，得以確保高絕緣性。以本發明的方法而言，可提供一種SOI晶圓的製造方法’至少將氧植入矽晶圓後，藉由熱處理形成絕緣層（絕緣膜層）’且在上述晶圓內，形成以上述絕緣膜層分隔的矽活性層’其特徵爲：至少上述矽晶圓，是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的p摻雜矽單晶，且A1 (銘）濃度之含量爲2xl012atoms / cc以上者。如上所述，利用SIMOX法製造SOI晶圓時，藉由使用N區域及/或無缺陷I區域的p (磷）摻雜矽單晶，且 A1 (鋁）濃度之含量爲2xl012atoms/cc以上者，可獲致矽活性層極高品質的SOI晶圓。又，因爲不須增加製造步驟’所使用之無缺陷矽單晶可簡單且廉價地製造，故可將製造成本抑制得較低。此外，以本發明的方法而言，可提供一種SOI晶圓的製造方法，至少包括：令基底晶圓和黏接晶圓直接接合的接合步驟；和藉由將上述黏接晶圓薄膜化，而形成矽活性層的薄膜化步驟，其特徵爲··上述基底晶圓是使用絕緣性基板’而上述黏接晶圓是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的P摻雜矽單晶，且A1 (鋁）濃度之含量爲2xl012atoms/cc以上者。如上所述，作爲基底基板的絕緣性基板’可使用選擇 -14- (12) (12) 200423378 矽、石英、SiC、藍寶石（sapphire )等，利用令該基底晶圓和矽單晶所構成之黏接晶圓直接接合的接合法，製造 S ΟI晶圓時’藉由使用N區域及/或無缺陷I區域的p摻雑石夕單晶’且A1 (銘）濃度之含量爲2xl〇i2atoms/cc 以上者’作爲黏接晶圓，可獲得絕緣性基板上之矽活性層極局品質的S ΟI晶圓。又’因爲不須增加製造步驟，所使用之無缺陷矽單晶可簡單且廉價地製造，故可抑制製造成本。此外’以本發明的方法而言，可提供一種s 〇〗晶圓的製造方法，至少包括：令分別由矽單晶所構成之基底晶圓和黏接晶圓，介著絕緣膜接合的接合步驟；和藉由將上述黏接晶圓薄膜化，而形成矽活性層的薄膜化步驟，其特徵爲：上述基黏接晶圓及/或上述基底晶圓，是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的P摻雜矽單晶，且 A1 (鋁）濃度之含量爲2 X 1 012atoms/ cc以上者。如上所述’利用令分別由矽單晶所構成之基底晶圓和黏接晶圓，介著絕緣膜接合的接合法，製造s Ο I晶圓時，藉由使用N區域及/或無缺陷I區域的P摻雜矽單晶，且 A1 (鋁）濃度之含量爲以上者，作爲黏接晶圓、基底晶圓’可獲得矽活性層及/或支承基板極高品質的SOI晶圓。又，因爲不須增加製造步驟，所使用之無缺陷矽單晶可簡單且廉價地製造，故可將製造成本抑制得較低。 -15· (13) (13)200423378 這些接合法中，在接合步驟實施前，先進行從黏接晶圓表面，植入氫離子及稀有氣體離子之至少一種離子，以在晶圓內部形成離子植入層的離子植入步驟，而在上述接合步驟中，令該黏接晶圓植入有離子之一側的表面和上述基底晶圓的表面，直接接合或介著絕緣膜接合，而在上述薄膜化步驟中，藉由熱處理，以上述離子植入層將上述黏接晶圓的一部分剝離。如此，利用離子植入剝離法，製造SOI晶圓時，可將矽活性層變得極薄且厚度均勻，可形成無缺陷之極高品質的S 01晶圓。此時，上述P摻雜矽單晶所含的P (磷）濃度以1 X 1014atoms / cc以上者爲佳。如上所述，若上述P摻雜矽單晶所含的P (磷）濃度是1 xl014atoms/CC以上的話，則具有充分的N型導電性。此時，上述矽活性層的厚度可設定在 5nm以上、 200nm以下的範圍。近年來，要求矽活性層的薄膜化，但是利用本發明的方法，製造SOI晶圓時，矽活性層上連極微小的缺陷幾乎都不存在，所以即使矽活性層的厚度形成200nm以下，也不會因氫氟酸洗淨等導致缺陷擴大而造成矽活性層被破壞，得以形成高品質的SOI晶圓。此時，絕緣膜是矽氧化膜，該矽氧化膜的厚度可設定在l〇nm以上，l〇〇nm以下的範圍。 -16 - (14) (14)200423378 近年來’要求以矽氧化膜構成之層間絕緣膜的厚度保持在100nm以下，但是，利用本發明方法製造SOI晶圓時，即使形成此種極薄的氧化膜，也不會造成絕緣破壞特性劣化，得以確保高絕緣性。如上述之說明，根據本發明可提供一種矽晶圓，矽活性層及/或支承基板是N區域及/或無缺陷I區域的P (磷）摻雜矽單晶，且A1 (鋁）濃度之含量爲2 X 1012atoms/cc以上者。若爲此種S〇i晶圓，即使形成例如厚度爲200nm以下之極薄的矽活性層時，也不會因氫氟酸洗淨等產生微小凹坑，而具有優異的電性特性，或者，即使例如絕緣膜的厚度爲1 00nm以下時，也可維持優良的絕緣特性，所以使用此晶圓來製造裝置時，即可高良率、簡單、且廉價地製造電性特性優異的裝置。【實施方式】以下說明本發明之實施型態，然而本發明並不侷限於此。本發明之SOI晶圓，係至少在支承基板上，介著絕緣膜形成矽活性層或直接形成矽活性層的SOI晶圓，其中，至少上述矽活性層，是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的P (磷）摻雜矽單晶，且A1 (鋁）濃度之含量爲2xl012atoms/cc以上者。如上所述，當SOI晶圓之矽活性層是由無缺陷之P摻雜矽單晶所構成時，矽活性層連極微小的缺陷幾乎都不存 -17- (15) (15)200423378 在，故即使將其施以氫氟酸洗淨時，也不會產生微小的凹坑（bit )，此外，也不會產生氫氟酸經由凹坑侵入埋入式氧化膜而被蝕刻的問題，所以是電性特性優異的S01晶圓。再者，本發明之SOI晶圓是分別將矽單晶所構成之基底晶圓（base wafer)和黏接晶圓（bond wafer)，介著絕緣膜接合後，將上述黏接晶圓施以薄膜化，而形成矽活性層之SOI晶圓，而上述黏接晶圓及/或上述基底晶圓是利用柴氏長晶法（Czochralski method)所育成之N區域及/或無缺陷I區域的P摻雜矽單晶，且A1 (鋁）濃度之含量爲2xl012atoms / cc以上者。如上所述，當SOI晶圓之矽活性層的黏接晶圓是由無缺陷之P摻雜矽單晶所構成時，矽活性層連極微小的缺陷幾乎都不存在，故即使將其施以氫氟酸洗淨時，也不會產生微小的凹坑，所以是電性特性優異的SOI晶圓。此外，當SOI晶圓之支承基板的基底晶圓是由無缺陷之P摻雜矽單晶所構成時，基底晶圓表面不會存有微小的缺陷，故即使該基底晶圓上形成例如厚度爲1 〇〇nm以下之極薄的層間絕緣膜時，也不會受到基底晶圓表面之缺陷的影響而造成絕緣破壞特性的劣化，故裝置製作步驟的電性可靠性高。此等本發明SOI晶圓之矽活性層的厚度皆可設定在 5 n m以上、2 0 0 n m以下的範圍。近年來要求矽活性層的薄膜化，但因爲本發明之SOI晶圓的矽活性層連極微小的缺 (16) (16)200423378 陷都不存在’所以即使矽活性層的厚度形成2〇〇nm以下’也不會因氫氟酸洗淨等導致缺陷擴大而造成矽活性層被破壞’也不會使埋入式氧化膜被蝕刻，得以形成高品質的S Ο I晶圓。又，絕緣膜是矽氧化膜，其厚度可設定在l〇nm以上’ 100nm以下的範圍。近年來要求以砂氧化膜構成之層間絕緣膜的厚度保持在1 〇〇nm以下，但即使本發明之s〇I 晶圓形成此種極薄氧化膜，也不會造成絕緣破壞特性劣化’得以確保高絕緣性。以下’說明本發明之SOI晶圓所使用之無缺陷p摻雜矽單晶的製造方法。利用柴氏長晶法（Czochralski method)，製造B慘雜矽單晶時，從結晶肩部至軀幹尾部，令單結晶的成長速度從高速遞減至低速時，當OSF到達某成長速度時變小，繼之，又於低速區域按N區域（Nv區域、Ni區域）、I區域的順序，形成各晶相。尤其，可得知：在比 N區域更低速側的I區域，形成尺寸約1 〇 μ ^以上大小的巨大錯位叢，且存有LSEPD、LEPD等缺陷。此外，在B 摻雜矽單晶的情況下，N區域的形成時刻是當f / G (mm2 / °C · min)値爲0.20至0.22的範圍時。另一方面’利用柴氏長晶法（Czochralski method )，製造P摻雜矽單晶時，從結晶肩至軀幹尾部，令單結晶的成長速度從高速遞減至低速時，當OSF到達某成長速度時縮小’繼之’又於低速區域按N區域（N v -19- (17) (17) 200423378 區域、N i區域）、I區域的順序，形成各相位。此外，該 I區域之巨大錯位叢群並不包含LFPD，僅包含LSEPD。此外，在P摻雜矽單晶的情況下，N區域的形成時刻是當 F / G ( mm2 / °C . min )値位於0· 1 8至0.20的範圍時。如上所述，B摻雜矽單晶和P摻雜矽單晶在缺陷分布之動向上有所不同。本案發明者等發現特別是由於I區域之結晶缺陷產生狀況的不同，P摻雜矽單晶中，從天然石英坩堝熔出並進入提拉結晶內部的A1元素，得以抑制原本I區域已確認之巨大錯位叢的形成。可確認：提拉P摻雜矽單晶之際，使用幾乎不含A1 成分的合成石英坩堝時，I區域存有巨大錯位叢。但是，當 A1 兀素在 SxloHatoms / cc 以上、未滿 2xl012atoms / CC的濃度範圍中，使用會進入提拉結晶內部之天然石英坩堝時，可知其在較Ni區域更靠近低速側的I區域確認得高密度的 LSEPD，但在低速區域並沒有形成 LSEPD，而是無缺陷的I區域。在此，本案發明者等檢測在1SEPD消失交界附近之I區域的A1濃度時，判知其濃度爲 2 X 1 0】2atoms/ cc左右，此時，該交界之 F/G (mm2/ °C · min )値是 0· 1 7。本案發明者等基於以上之事實，使用合成石英坩堝，進行多晶矽原料之充塡時，是以將2 X 1 012atoms/ cc以上之A1元素進入提拉結晶內部的方式添加純A1金屬粒。然後’從結晶肩部至軀幹尾部，令成長速度從高速至低速遞減時，即使是在較N i區域更靠近低速側的I區域，也不 -20- (18) (18)200423378 會形成巨大錯位叢，而是無缺陷，再者，低速時也同樣是無缺陷區域。因此，得知：摻雜有A1的P摻雜結晶中，在OSF和N區域交界之F/G(mm2/°C · min)爲0.20 以下的區域，形成N區域及無缺陷的I區域。在此，是提拉結晶之矽熔點至1 400 °C間提拉軸方向之結晶內溫度梯度的平均値G ( °C / mm )値，而該値是藉由綜合傳熱解析軟體FEMAG的計算所算出。FEMAG是揭示於文獻（F. Dupret, P· Nicodeme，Y. Ryckmans; P. W o u t e r s ? and M . J. Crochet，Int. J. Heat Mass Transfer， 3 3, 1 849 ( 1 900 ))之綜合傳熱解析軟體。此外，由於A1是P型導電型元素，故進行高濃度摻雜時必須加以留意。尤其是，爲了使摻雜時不至於對裝置設計造成妨礙，故以控制進入結晶內部的A1濃度，使之不超過lxl014atoms/cc爲佳。又，以 P摻雜矽單晶中P濃度爲1 xl014at〇ms/cc 以上之方式施行 P摻雜爲佳。這是因爲若所摻雜之P濃度爲lxlO14 atoms/cc以上的話，可獲得充足的N型導電性之緣故。本發明SOI晶圓是使用上述所製造之摻雜有適當量之鋁的無缺陷P摻雜矽單晶，例如：利用離子植入剝離法之接合法、SIMOX法等，以下述方式來製造。第5圖是表示利用離子植入剝離法，製造本發明SOI 晶圓之步驟之一例的流程圖。首先，在最初的步驟（a )，製備作爲矽活性層的黏 -21 - (19) (19)200423378 接晶圓3 1、和作爲支承基板的基底晶圓3 2 °在此’本發明中，作爲黏接晶圓3 1及/或基底晶圓3 2而使用的矽晶圓，如上所述地是利用柴氏長晶法所育成之N區域及/ 或無缺陷I區域的P摻雜矽單晶，且A1 (鋁）濃度之含量爲2xl012atoms/cc以上者。上述N區域及/或無缺陷I區域的P摻雜矽單晶，且 A1 (鋁）濃度之含量爲2 X 1 0 I2atoms / cc以上的砂單晶’ 可使用例如第2圖之單晶製造裝置1 〇 ’ 一面控制F/ G及 A1摻雜量，一邊進行育成。繼之，第5圖的步驟（b )中，將黏接晶圓3 1和基底晶圓3 2中至少一邊之晶圓的表面施以氧化。此處是將黏接晶圓3 1施以熱氧化，而在其表面形成有氧化膜3 3。此時，氧化膜3 3乃形成得以確保所需求之絕緣性的厚度，本發明中，亦可形成極薄的氧化膜，使其厚度爲l〇nm至 1 0 0 n m範圍。以往，使用例如表面存有5 Onm以上之多數微小缺陷的矽晶圓，作爲基底晶圓，且將埋入式氧化膜的厚度設在 lOOiim以下而製得SOI晶圓時，會有氧化膜受到存在於基底晶圓表面之微小缺陷的影響，因後續之結合熱處理或裝置步驟的熱處理，而產生劣化或破壞之虞。然而，本發明使用的基底晶圓3 2連極微小的缺陷都不存在，故即使氧化膜33的厚度形成lOOnm以下，亦不會發生絕緣破壞特性劣化的問題。此外，當氧化膜33的厚度未滿i〇nm時，也會有氧 •22- (20) (20)200423378 化膜的形成時間雖然縮短，但是無法確保絕緣性之虞，故以形成l〇nm以上爲佳。步驟（c )中，從表面形成氧化膜3 3之黏接晶圓3 1 的單側表面，離子植入氫離子。此外，亦可進行稀有氣體離子或氫離子和稀有氣體之混合氣體離子的離子植入。藉此方式，可在晶圓內部，離子的平均進入深度之處，形成與表面平行的離子植入層34。又，此時離子植入層34的深度可對應最後形成之矽活性層的厚度。因此，藉由控制植入能量等，施行離子植入，可將矽活性層的厚度控制在例如5nm至3 00 0nm的範圍，特別是可形成厚度爲200nm 以下的矽活性層。由於本發明使用之黏接晶圓3 1的長入型缺陷幾乎無法檢測出來，所以即使將矽活性層的厚度形成200nm以下，將其施以氫氟酸洗淨時，也不會發生微小凹坑，可形成具有優異電性特性的S 01晶圓。步驟（d )中，令黏接晶圓3 1之離子植入側的表面、和基底晶圓3 2的表面，介著氧化膜（絕緣膜）接合。例如：在常溫乾淨的環境下，令兩片晶圓3 1、3 2的表面彼此接觸，藉此方式，晶圓彼此不需使用接合劑等即得以接合。此外，就基底晶圓而言，亦可使用Si02、SiC、ai2o3 等絕緣性的晶圓。在此情況下，黏接晶圓和基底晶圓不需藉著氧化膜即可直接地結合。接著，於步驟（e )中，藉由熱處理，以離子植入層 -23- (21) (21)200423378 3 4爲交界，將黏接晶圓3 1的一部分剝離。例如，相對於使令黏接晶圓3 1和基底晶圓3 2接合而黏接，若在非活性氣體環境下，施以5 0 0 °C以上的溫度的熱處理，則透過結晶的再排列和氣泡的凝聚，可分離成剝離晶圓35和SOI 晶圓3 6 (矽活性層3 7 +氧化膜3 3 +基底晶圓3 2 )。在此，關於副生的剝離晶圓3 5，最近提案有在剝離面實施硏磨等再生處理，以再利用作爲基底晶圓或黏接晶圓的方法。如上所述，就黏接晶圓3 1而言，使用摻雜有 A1之N區域及/或無缺陷I區域之p摻雜矽晶圓時，將剝離晶圓3 5施行再生處理而形成的矽晶圓，亦可使用在基底晶圓和黏接晶圓之任一者。因此，將剝離晶圓3 5再利用作爲基底晶圓32，可製造同樣高品質的S0I晶圓。亦即’本發明之S 0 I晶圓，實際上可藉由一片矽晶圓來製得，可將製造成本抑制得更低。步驟（f)中，對S ΟI晶圓3 6增加結合熱處理。該步驟（f)中，因爲透過上述步驟（d) (e)之接合步驟及剝離熱處理步驟所密接之晶圓彼此的結合力，就此使用在裝置製作步驟時較弱，所以結合熱處理是對S0I晶圓3 6 實施高溫熱處理，使結合強度充足。例如，該熱處理可在非活性氣體環境下，以1 05 0 °C至1 200 °C，於30分至2小時的範圍實施。即使實施此種高溫的熱處理，基底晶圓3 2之晶圓整面亦無缺陷，故埋入式氧化膜3 3的絕緣破壞特性不會劣化，可維持高絕緣性。 -24- (22) (22)200423378 步驟（g)中，利用氫氟酸洗淨，將形成於SOI晶圓 3 6表面的氧化膜去除。此時，若矽活性層3 7形成有空孔型缺陷的話，則會有HF經由缺陷到達埋入式氧化膜，而發生微小凹坑之虞，但是，本發明中，由於矽活性層3 7 整面皆由N區域及/或無缺陷I區域的P摻雜矽單晶所構成，所以即使施行氫氟酸洗淨，也不會有凹坑變大，破壞矽活性層3 7及氧化膜3 3的情形。再者，在步驟（h)中，按照需要，施行用來調整矽活性層3 7厚度的氧化，繼之，在步驟（I )，利用氫氟酸洗淨，進行去除氧化膜3 8之所謂的犧牲氧化。經由上述步驟（a)至（I )所製成的SOI晶圓，基底晶圓3 2和矽活性層3 7整面皆是N區域及/或無缺陷I區域的P摻雜矽單晶，且由摻雜有A1的cz矽單晶所構成，儘管埋入式氧化膜3 3極薄，仍可維持高絕緣性’電性可靠性極高。第6圖是表示利用SIM0X法，製造本發明之SOI晶圓之步驟之一例的流程圖。首先，在最初的步驟（α) ’製備施以鏡面硏磨的砂晶圓4 1。本發明中，砂晶圓4 1係如上所述地利用柴氏長晶法所育成之Ν區域及/或無缺陷1區域的Ρ摻雜砂單晶，且Α1 (鋁）濃度之含量爲2 X 1 〇12atoms/ cc以上者。繼之，於步驟（々）中，從加熱至500°C左右之砍晶圓41 一邊的表面，將氧離子（0+)離子植入預定深度’ -25- (23) (23)200423378 而形成氧離子植入層42。此時，離子植入條件雖無特別的限定，然而，例如：植入能量一般係廣泛使用1 5 0至 2 OOkeV左右，又，以劑量而言，爲了防止之後施行氧化膜形成熱處理時，發生貫穿錯位，故以大約4.0 xlO17/ cm以上的低劑量，進行離子植入。此時，亦可依據需要，將氧離子植入分割來進行。接著，在步驟（7)中，施行將氧離子植入層42變成埋入式氧化膜4 3的氧化膜形成熱處理。氧化膜形成熱處理的熱處理條件，若可將氧離子植入層變成埋入式氧化膜的話’則無特別的限定，例如：藉由在氧濃度爲1 %以下的氬氣環境中，以1 3 0 0 °C以上，矽熔點以下的溫度，進行3至6小時的熱處理，即可形成埋入式氧化膜（絕緣膜）43。以此方式，可製得在支承基板45上，介著絕緣膜43形成矽活性層44的SOI晶圓46。如上所述，因爲利用SIMOX製造的SOI晶圓，其矽活性層或埋入式氧化膜的膜厚係決定於進行氧離子植入時的離子植入能量或劑量，所以具有可容易獲得優異的膜厚均一性之優點，再者，如上述之接合法所示，不需要兩片晶圓，使用1片矽晶圓即可製造S ΟI晶圓，因此，可以較低的成本來製造。以下例舉實施例及比較例，說明本發明。 [提拉條件的確認] (提拉條件1 ) -26- (24) (24)200423378 使用第2圖之單結晶製造裝置，製造矽單晶。在直徑 24英吋（600 mm)的石英坩堝中，加入150kg的原料多晶矽和4mg的純 A1金屬粒，提拉直徑210mm，面方位 <100〉的矽單晶。提拉矽單晶時，將成長速度控制在 0.60mm/min至 0.20mm/min的範圍，使速度從結晶頭部至尾部逐漸地變緩。此外，以P濃度爲3x 1 0 14至5.5 X 1014atoms/cc，且酵素濃度爲 24 至 27ppma(ASTM’79) 的方式製造矽單晶。將以上述方式育成之各矽單晶棒的軀幹部，如第3 (a)圖所示地於結晶成長軸方向，以每10cm的長度，切成塊後，再於結晶軸方向將各塊豎向切斷而製得數片約 2mm厚的樣品。關於上述樣品，利用MLT測定器（SEMILAB、WT — 85)及乾触刻（secco etching)，檢查 V區域、OSF區域、N區域、I區域等各區域的分布狀況（參照第3 ( b ) 圖），貝口？？0、1??0、1^8£?0等分布狀況，與08?的發生狀況，並確認各區域之交界的F/ G ( mm2/ °C · min ) 値。具體而言，首先是關於FPD、LFPD、LSEPD的評價，將樣品中的1片施以平面硏削後’再施以鏡面蝕刻、乾蝕刻（3 0分鐘）’在無攪拌的狀態下放置’施以預定處理後，進行各缺陷的密度測定。又’關於〇SF的評價，將樣品中的1片施以1150°C、1〇〇分鐘（濕氧環境）的熱處理後，再冷卻（放入800°C的環境），以藥液去除 (25) (25)200423378 氧化fl旲後’進行OSF環狀圖案（ring pattern)的確認及密度測定。再者’將於結晶軸方向豎向加工的板樣品（slab sample) ’挖空加工成直徑2〇〇mm的大小，利用拋光，完成鏡面狀態，接著，藉由9 0 01：、焦氧化，在晶圓表面形成氧化薄膜後，以熱硫酸回收氧化膜中的重金屬，並由根據該溶液中WSA法所生之測定値，來測定結晶主體中所含的A1濃度。第1 ( d )圖是表示以上述測定方式判知各區域更詳細的分布狀況，又，以下是表示各區域交界之 F / G (mm2/ °C · min)及 A1 濃度。 0SF 和 N 區域交界之 F/G( mm2/ °C · min ) ： 0.2 0 N區域和I區域（無缺陷）交界之F/ G ( mm2/ °C . min) :0.18 F / G = 0 · 1 7附近之結晶主體中 A1濃度·· 4.1 x 1 0 12atoms/ cc (提拉條件2 ) 除了在石英坩堝中，加入1 5 0 k g之原料多晶矽和8 m g 之純A1金屬粒的部分不同外’其餘部分係利用與實施例 1同樣的方式來製造矽單晶’並進行各項測定。第1 ( d )圖是表示以上述測定方式判知各區域更詳細的分布狀況，又’以下是表示各區域交界之F / G (mm2/cC · min)及 A1 濃度。 -28- (26) (26) 200423378 OSF 和 N 區域交界之 F/G(mm2/°C · min) ： 0.20 N區域和I區域（無缺陷）交界之F/ G ( mm2/ °C · min) :0.18 F / G = 0 . 1 7附近之結晶主體中 A1濃度：8.8 x 1012atoms / cc (提拉條件3 ) 除了在石英坩堝中，加入150kg之原料多晶矽而沒有放入A1金屬粒的部分不同外，其餘部分係利用與實施例 1同樣的方式來製造矽單晶，並進行各項測定。第1 ( b )圖是表示以上述測定方式判知各區域更詳細的分布狀況，又，以下是表示各區域交界之 F/G (mm2/°C · min)及 A1 濃度。 OSF 和 N 區域交界之 F/G(mm2/°C · min) ： 0.20 N區域和I區域（巨大錯位叢形成）交界之F/ G (m m2 / 〇C · m i η ) :0.18 F/G=0.17附近之結晶主體中A1濃度：lxl〇8at〇ms /cc (提拉條件4 ) 除了在石英坩堝中，加入150kg之原料多晶矽和2mg 之純A1金屬粒的部分不同之外，其餘部分係利用與實施例1同樣的方式，製造矽單晶，並進行各項測定。第1 ( c )圖是表示以上述測定方式判知各區域更詳 -29- (27) (27)200423378 細的分布狀況，又，以下是表示各區域交界之F/G (mm2/°C · min)及 A1 濃度。 OSF 和 N 區域交界之 F/G(mm2/°C · min) : 〇·20 Ν區域和I區域（巨大錯位叢形成）交界之F / G (mm2/〇C · min) :0.18 I區域（巨大錯位叢形成）和I區域（無缺陷）交界之 F/G(mm2/〇C · min) :0.17 F / G = 〇 · i 7附近之結晶主體中 A1濃度：丨.8 χ 1012atoms / cc (提拉條件5 ) 除了在石英坩渦中，加入150kg之原料多晶矽和4mg 之純A1金屬粒，且B (硼）濃度爲lxl〇15至 υχ 1015at〇ms/CC的部分不同之外，其餘部分係利用與實施例1同樣的方式來製造矽單晶，並進行各項測定。第1 ( a )圖是表示以上述測定方式判知各區域更詳細的分布狀況，又，以下是表示各區域交界之F/G (mm2/°C · min)及 A1 濃度。 OSF 和 N 區域交界之 F/G(mm2/°C · min) :0.22 N區域和I區域（巨大錯位叢形成）交界之F / G (mm2/〇C · min) : 0.20 F / G = 0 · 1 7附近之結晶主體中 A1濃度：3 · 8 x 1012atoms/ cc 由第1圖得知·· p摻雜矽單晶的情況中，A1濃度未滿 -30- (28) (28)200423378 2xl012atoms / cc之提拉條件3、4中，I區域形成有巨大錯位叢，此外，即使有出現無缺陷的I區域，也僅限於一部分（第 1(b) (c)圖）。然而’A1濃度爲 2x 1012atoms/ cc以上的提拉條件1及提拉條件2中，如第1 (d )所示地I區域係無缺陷，而比〇 S F和N區域交界更低速側的整面是無缺陷區域。另一方面，B摻雜矽單晶的情況係如提拉條件5所示，即使A1濃度爲2xl012atoms/cc以上時，亦如第1 (a )圖所示地在I區域形成巨大錯位叢，而沒有出現無缺陷的I區域。 [SOI晶圓的製造] (實施例1 ) 上述提拉條件1中，將提拉速度F控制在 F/G · min)爲0.19至0.13，以製造整面爲N區域及無缺陷I區域的P摻雜矽單晶。由該P摻雜矽單晶，製作鏡面晶圓而形成黏接晶圓。繼之，在上述提拉條件3中，將提拉速度F控制在F / G ( mm2/ °C .min)爲0.27至0.24，以製造整面爲V 區域的P摻雜矽單晶。由該P摻雜矽單晶，製作鏡面晶圓而形成基底晶圓。使用以上述方式製備的黏接晶圓和基底晶圓，利用根據第5圖之步驟的離子植入剝離法，經由對黏接晶圓實施離子植入，與基底晶圓的接合、剝離熱處理、結合熱處理 -31 - (29) (29)200423378 (接合氧化）、氧化膜去除、矽活性層調整氧化、氧化膜去除等，而製成具有2 0 0 nm厚度之絕緣膜和50nm厚度之矽活性層的S ΟI晶圓。利用微粒計數器（KLA— Tencor社製、Surfscan SP — 1 )，測定該S ΟI晶圓的砍活性層表面。結果，即便是在矽活性層調整氧化後，施以氫氟酸洗淨，實施熱氧化膜的去除，仍然可以確認：矽活性層上沒有形成蝕刻凹坑 (e t c h p i t )，砂活性層沒有受到破壞。 (實施例2 ) 上述提拉條件1中，將提拉速度F控制在 F / G · min)爲0.19至0.13，以製造整面爲N區域及無缺陷I區域的P摻雜矽單晶。由該P摻雜矽單晶，製作鏡面晶圓而形成黏接晶圓及基底晶圓。使用以上述方式製備的黏接晶圓和基底晶圓，並利用與實施例1同樣的離子植入剝離法，製造矽活性層之膜厚爲50ηηι、絕緣膜之膜厚爲70nm的SOI晶圓。接著，利用微粒計數器，測定矽活性層表面時，確認：矽活性層上沒有形成蝕刻凹坑（etch pit )，矽活性層沒有受到破壞。再者’將該SOI晶圓的矽活性層，置於氫氧化鉀溶液中施以選擇性蝕刻而去除。繼之，對具有殘留絕緣膜的基底晶圓，以6MV/ cm的電解強度，進行利用Cu沉澱 (deposition )法之評價。結果確認：絕緣膜係無缺陷， -32- (30) (30)200423378 沒有發生絕緣膜受到破壞的情形。 (比較例1 ) 上述提拉條件3中，將提拉速度F控制在 F / G (mm2 / °C · min)爲0.27至0.24，以製造整面爲V區域的P摻雜矽單晶。藉由該P摻雜矽單晶，製作鏡面晶圓而形成黏接晶圓及基底晶圓。使用以上述方式製備之黏接晶圓和基底晶圓，並利用與實施例1同樣的方法，製造具有2 0 Onm厚度之絕緣膜和5 Onm厚度之矽活性層的SOI晶圓。利用微粒計數器，測定該SOI晶圓之矽活性層表面時，結果確認：表示矽活性層受到破壞的高密度亮點。 (比較例2 ) 上述提拉條件3中，將提拉速度F控制在 F/G (mm2 / °C . min)爲0.27至0.24，以製造整面爲V區域的P摻雜矽單晶。由該P摻雜矽單晶，製作鏡面晶圓而形成黏接晶圓及基底晶圓。使用以上述方式製備之黏接晶圓和基底晶圓，並利用與實施例2同樣的方法，製造矽活性層膜厚爲5 Onm、絕緣膜膜厚爲7〇nm的SOI晶圓，接著，利用微粒計數器，測定該SOI晶圓的矽活性層表面時，結果確認：表示矽活性層受到破壞的高密度亮點。進而，去除矽活性層，利用 Cu沉澱（deposition )法評價絕緣膜時，結果確認：表示 -33- (31) (31)200423378 糸色_ Μ受到破壞之高密度氧化膜的缺陷。此外’本發明並不侷限於上述實施型態。上述實施型態僅爲例示，實質上具有與本發明專利申請範圍記載之技術思想相同的構成，且具有相同作用效果的任一種型態皆包含於本發明的技術範圍。【圖式簡單說明】第1圖是表示各條件之成長速度和結晶缺陷之關係的說明圖。 (〇提拉條件5、（ b )提拉條件3、（ C )提拉條件 4、 (d )提拉條件1、提拉條件2 第2圖是單結晶製造裝置的槪略圖。第3(a)圖是砂單晶之成長速度和結晶切斷位置的關係圖。弟3(b)圖是表不成長速度和各缺陷區域的說明圖。第4圖是表示利用習知技術之成長速度和結晶缺陷分布之關係的說明圖。第5圖是利用離子植入剝離法，製造本發明SOI晶圓之步驟的一例的流程圖。第6圖是利用SIM0X法，製造本發明SOI晶圓之步驟的一·例的流程圖。〔元件表〕 -34- (32)200423378

1 0單結晶製造裝置 1 1主處理室 1 2提拉處理室 1 3單結晶 14拉線 1 5原料熔融液 1 6石英坩堝 1 7石墨坩堝 18軸 1 9石墨加熱器 20隔熱構件 2 1晶種保持器 2 2種晶 23石墨筒 2 4隔熱材

3 1黏接晶圓 3 2基底晶圓 3 3、3 8氧化膜 3 4離子植入層 3 5剝離晶圓 36、 46 SOI 晶圓 37、 44矽活性層 41矽晶圓 42氧離子植入層 -35- (33)200423378 4 3埋入式氧化膜 45支承基板

-36-

Claims

(37) (37)200423378 拾、申請專利範圍 1. 一種SOI晶圓，至少在支承基板上，介著絕緣膜形成矽活性層或直接形成矽活性層的SOI晶圓，其特徵爲：至少上述矽活性層，是利用柴氏長晶法所育成之N 區域及/或無缺陷I區域的P (磷）摻雜矽單晶，且A1 (鋁）濃度之含量爲2xl012atoms/cc以上者。 2. —種SOI晶圓，是令分別由矽單晶所構成之基底晶圓和黏接晶圓，介著絕緣膜接合後，藉由將上述黏接晶圓薄膜化，而形成矽活性層的SOI晶圓，其特徵爲：上述黏接晶圓及/或上述基底晶圓，是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的P摻雜矽單晶，且A1 (鋁）濃度之含量爲2xl012atoms/cc以上者。 3. 如申請專利範圍第1項所述之SOI晶圓，其中，上述P摻雜矽單晶所含的P (磷）濃度是IxiOMatoms/cc 以上。 4. 如申請專利範圍第2項所述之SOI晶圓，其中，上述P摻雜矽單晶所含的P (磷）濃度是lxl〇14atomS/cc 以上。 5. 如申請專利範圍第1項所述之SOI晶圓，其中，上述矽活性層的厚度是設定在5nm以上、200nm以下的範圍。 6. 如申請專利範圍第2項所述之SOI晶圓，其中，上述砂活性層的厚度是設定在5nm以上、200nm以下的範圍0 -37- (38) (38)200423378 7. 如申請專利範圍第3項所述之s〇i晶圓，其中，上述矽活性層的厚度是設定在5nm以上、200nm以下的範圍。 8. 如申請專利範圍第4項所述之S0I晶圓，其中，上述砂活性層的厚度是設定在5nm以上、200nm以下的範圍。 9 ·如申請專利範圍第1至8項中任一項所述之s ΟI晶圓’其中，上述絕緣膜是矽氧化膜，且厚度是設定在 10nm以上、l〇〇nm以下的範圍。 10. —種SOI晶圓的製造方法，至少將氧植入矽晶圓後’藉由熱處理形成絕緣層（絕緣膜層），且在上述晶圓內’形成以上述絕緣膜層分隔的矽活性層，其特徵爲：至少上述矽晶圓，是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的P摻雜矽單晶，且A1 (鋁）濃度之含量爲2xl012atoms/cc以上者。 11. 一種SOI晶圓的製造方法，至少包括：令基底晶圓和黏接晶圓直接接合的接合步驟；和藉由將上述黏接晶圓薄膜化，而形成矽活性層的薄膜化步驟，其特徵爲：上述基底晶圓是使用絕緣性基板，而上述黏接晶圓是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的P 摻雜矽單晶，且 A1 (鋁）濃度之含量爲2xl012atoms/CC 以上者。 12. —種SOI晶圓的製造方法，至少包括：令分別由矽單晶所構成之基底晶圓和黏接晶圓，介著絕緣膜接合的 -38 - (39) (39)200423378 接合步驟；和藉由將上述黏接晶圓薄膜化，而形成矽活性層的薄膜化步驟，其特徵爲：上述基黏接晶圓及/或上述基底晶圓’是利用柴氏長晶法所育成之N區域及/或無缺陷I區域的P摻雜矽單晶，且A1 (鋁）濃度之含量爲2xl012atoms/cc以上者。 13. 如申請專利範圍第1 1項所述之SOI晶圓的製造方法，其中，上述接合步驟實施前，先進行從黏接晶圓表面，植入氨離子及稀有氣體離子之至少一^種離子’以在晶圓內部形成離子植入層的離子植入步驟，而在上述接合步驟中，令該黏接晶圓植入有離子之一側的表面與上述基底晶圓的表面，直接接合或介著絕緣膜接合，而在上述薄膜化步驟中，藉由熱處理，以上述離子植入層將上述黏接晶圓的一部分剝離。 14. 如申請專利範圍第12項所述之SOI晶圓的製造方法，其中，上述接合步驟實施前，先進行從黏接晶圓表面，植入氫離子及稀有氣體離子之至少一種離子，以在晶圓內部形成離子植入層的離子植入步驟，而在上述接合步驟中，令該黏接晶圓植入有離子之一側的表面和上述基底晶圓的表面，直接接合或介著絕緣膜接合，而在上述薄膜化步驟中，藉由熱處理，以上述離子植入層將上述黏接晶圓的一部分剝離。 15·如申請專利範圍第10項所述之SOI晶圓的製造方法，其中，上述P摻雜矽單晶所含的P (磷）濃度是1χ 1014atoms/cc 以上。 (40) (40)200423378 16·如申請專利範圍第1 1項所述之SOI晶圓的製造方法，其中，上述P摻雜矽單晶所含的P (磷）濃度是lx 1014atoms/cc 以上。 1 7 ·如申請專利範圍第1 2項所述之S 01晶圓的製造方法，其中，上述P摻雜矽單晶所含的P (磷）濃度是lx 1014atoms/cc 以上。 1 8如申請專利範圍第1 3項所述之SOI晶圓的製造方法，其中，上述P摻雜矽單晶所含的P (磷）濃度是lx 1014atoms/cc 以上。 19·如申請專利範圍第14項所述之S〇i晶圓的製造方法，其中，上述P摻雜矽單晶所含的P (磷）濃度是lx 1014atoms/cc 以上。 20·如申請專利範圍第1〇項所述之SOI晶圓的製造方法，其中，上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 2 1·如申請專利範圍第1 1項所述之SOI晶圓的製造方法，其中，上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 22.如申請專利範圍第12項所述之S0I晶圓的製造方法’其中，上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 23·如申請專利範圍第13項所述之s〇i晶圓的製造方法’其中，上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 (41) (41)200423378 24. 如申請專利範圍第14項所述之S0I晶圓的製造方法’其中，上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 25. 如申請專利範圍第15項所述之SOI晶圓的製造方法’其中，上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 26·如申請專利範圍第16項所述之SOI晶圓的製造方法’其中，上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 27·如申請專利範圍第17項所述之SOI晶圓的製造方法，其中，上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 28·如申請專利範圍第is項所述之SOI晶圓的製造方法’其中，上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 29·如申請專利範圍第19項所述之s〇I晶圓的製造方法’其中’上述矽活性層的厚度是設定在5nm以上、 200nm以下的範圍。 3〇·如申請專利範圍第1〇、12、14、15、17、19、 20、22、24、25、27、29中任一項所述之SOI晶圓的製造方法’其中’上述絕緣膜是矽氧化膜，而該矽氧化膜的厚度是設定在1 〇nm以上、1 〇〇ηιη以下的範圍。