TW200428601A - Semiconductor storage device and portable electronic equipment - Google Patents

Description

200428601 玖、發明說明： 【發明所屬之技術領域】 本發明關於一種半導體儲存裝置及可攜式電子設備。再 明確地，本發明關於一種半導體儲存裝置，其中排列具有 記憶功能體的場效應電晶體，各功能體具有保留具極性之 電荷的功能，及關於可攜式電子設備，其利用如此之半導 體儲存裝置。 【先前技術】 以下將描述一種快閃記憶體，其作為習用之非揮發性記 憶體。 x " 〜τ初閘極902， 絕緣薄膜907及-字線（控制閘極）9Q3會以此順序經一閑; 絕緣薄膜908形成於-半導體基板9()1上，及—源極線_ 一位元線905會形成於浮動閘極902之兩側上，

St。™周圍形成元件隔離區域心:::: 利么開案弟^^15-304277號）。 快閃記憶格储存浮動閘㈣2中的電荷量。在藉由 馑格所架構的記憶格陣列中，望 ° 此沪从 W袼可覆寫及讀取） 二紅作，即糟由選擇特定字線及位元 ^ 至上述之線。 苑加一預設電| 圖42示意性地顯示當浮動閘極9〇2中 #旦^ ^ t«(id)# # ^(Vg)^#^ ^ ^ 浓 增力，，臨限值電…一 Vg:=電荷量 粗略地平行，其中閑 …、為在-方向 思者相同汲極電流Id而增 90340.doc 200428601 加，而造成以虛線所顯示的曲線。 然而，在上述的習用快閃記憶體（其中在字線（閘電極）與 通道區域之間具有浮動閘極）中，因為必須避免電荷由浮動 閘極902洩漏，故難以減少絕緣薄膜9〇7及絕緣薄膜9〇8的厚 度，絕緣薄膜907令浮動閘極9〇2與字線9〇3分隔，絕緣薄膜 908令浮動閘極902與通道區域隔離。因此，難以實質上減 少間極絕緣薄膜的厚度，亦阻礙了記憶格的迷你化。 【發明内容】 口此本纟明目#即提供一冑易於迷你化的非揮性記憶 匕括一半導體層；一單一^ 早閘包極，其形成於半導體層上 之間設置有一閘極絕緣& · 、巴緣層，一通道區域，其設置於閘電 之下，擴散區域，JL設晉於、爸 /、又置於通道區域的相對面上，·及記 功能體’形成成於閘電極的相

At J邳對面上及具有保留電荷的 月t* ° 既山 … ％仏叩《指一閘電極，其γ 运或多層導電薄膜所架構且

分離片。 成為—整片，而不是複I 根據以上没置，記憶功能許备 成，乃π番A Μ 日…、關於閘極絕緣薄膜ϊί 及a又置於閘電極的兩側上。

元和从 $ 土 匕’此裝置可執行J 才木作。再者，因為記憶功能體备 故可n ^ A # 曰错由閘電極而彼此分i J有效地避免覆寫期間的干捧。 膜會盥記怜功#舻锶A "再者，因為閘極絕爲 ‘ U功此體獨立，因而 易於防止短通道效應（

9〇34〇.dcM -8- 200428601 此，可促近迷你化記憶袼。

根據本發明第二ψ\- JLL· I 一規2的半導體儲存裝置；一 極，其形成於半導I#屛μ ^ 甲甩 、—€上，之間設置一閘極絕緣薄膜· 通道區域，其設置於„ 錢’一 八。又置於閘電極之下；擴散區域，其 ::域之對面側上；及二電荷儲存區域。各電荷儲 為平行半㈣層表面之薄卿狀，且㈣料 及戈 部份對應擴散區域而存在，跨越以上：區域間之邊界 根據以上⑨置’閘電極會形成於半導體層上，之間設置 有閘極絕緣薄膜’及各電荷儲存區域越過部份通道區^及 部份對應擴散區域而存在，跨越以上二區域間之邊界。因 此，此裝置能執行二位元操作，且可有效地避免覆寫期間 的干擾1 ’閘極絕緣薄膜會製成更薄’因而可避免短通 道效應。#者’因為二電荷儲存區域之各個以跨越方式越 過部份通道區域及部份對應擴散區域而存在，半導體儲存 裝置能執行高速率的讀取操作。此外，因為電荷儲存區域 為平行半導體層表面的形狀，半導體儲存裝置可提供改進 的可靠度及改進的覆寫速率。 根據本發明第三觀點的半導體儲存裝置包括複數個記憶 凡件，其沿著一字線而設置，及二記憶功能體，其具有保 留電荷的功能，形成以便沿著字線對侧之字線而延伸。複 數個記憶兀件之各個包括一半導體層；部份字線；一閘極 絕緣薄膜，其形成於半導體層與部份字線之間；一通道區 域，其設置於部份字線之下；擴散區域，其設置於通道區 域之相對侧上；及部份記憶功能體之各個，其越過部份通 90340.doc -9 - 200428601 道區域及部份對應擴散區域而存在，跨越以上區域間之邊 界。 此設置對應含複數個根據本發明第一觀點之半導體儲存 裝置的陣列，及具有與根據第一觀點裝置相同的功能與效 果。此外，因為複數個記憶元件會共享字線與記憶功能體， 而減少各記憶元件所佔據的區據，因而可達到較高集積密 度的記憶元件。 在一貫施例中，字線組成單一字線，記憶功能體只會設 置在單一子線的兩側上，及各記憶功能主體會以至少一絕 緣材料所組成。 文中，專有名詞”單一字線"即意指一字線，其由單一層 或多層導電薄膜所組成且形成為一片，而不是形成為複數 個分離片。 根據以上設置，因為記憶功能體會以至少一絕緣材料形 成’且只設置於單一字線之兩側上，可簡化用於具有排列 之記憶元件的半導體儲存裝置製程，其中依次供改進之良 率再者與子線組成複數個分離片的狀況比較，記憒、元 件的迷你化會較容易，因而會增加一體成形的狀況。此外， 可良好地執行寫入操作。 在一貫施例中，資訊覆寫至記憶元件時所選擇的字線只 是單一字線。 在此貫施例中，會令記憶元件所需的字線數最小。因此， 記憶格陣列可以高密度集積。 在灵&例中’各記憶功能體會由至少一絕緣材料所組 90340.doc -10- 200428601 成’及形成至少部份記憶功能體之各個以便與部份對應擴 散區域重疊。 在此實施例中，記憶功能體會由至少一絕緣材料所組 成’及形成於單一閘電極兩側上，因而至少部份記憶功能 體之各個與部份對應擴散區域重疊。此設置可簡化記憶元 件製程’&因此增加良率。再者，記憶元件的迷你化會較 谷易，及可良好執行寫入至記憶元件。 曰μ 苜組风千肢巧 ^ 在此實施例中，擴散區域與主體區域之間的接面電容^ 顯著減少，使得記憶元件的操作速率增加及能量耗損降低 在-實施例中，半導體層包括一井區域。 -在此實施例中1於控制電特徵（崩潰錢，接面電容， 短效應），以§己憶操作的觀點會令閘極絕緣薄膜正下方 區财的雜質濃度成為最適（複寫操作及讀取摔作）'。 二一==各記憶功能體會包括-電荷保留薄膜， 八，、有儲存包何的功能，及一絕緣體。 在此實施例Φ，7、Ρ& I & 徵。亦盥σ 之免€荷的消散及增進記憶保留特 徵亦，/、/、以記憶功能體組 可摘杏±士诂/1、$ 人电仃侏邊溥馭的狀況比較， 了適田地減少電荷保留薄膜的容量 容量的適當滷小各1Α 再者’电何保留薄膜 合里]週田減J會抑制電荷在電 可抑止電荷因電Ί j ,、 “ 、内移動，因此 因此，可完成改、# 動所形成的特徵。 兀成改進的記憶保留特徵。 在一實施例中，電荷保留薄膜包括 一粗略地與閘極絕 部份，其具有 巴緣潯朕表面平行的表面。 90340.doc 200428601 在此貫施例中，可有效地控制反轉層在偏移區域中的形 成容易度’其使用電荷保留薄膜中儲存的電荷量，藉而可 增加記憶效果。因為電荷保留薄膜的第一部份實質上平行 於閘極絕緣薄膜的表面，記憶效果的電荷會維持為相對 小，即使具有分散的偏移4 ’使得記憶效果分散受限。此 外，因為電荷保留薄膜的第一部份是實質上平行於間極免 ㈣膜㈣膜形狀，會抑止電荷的向上運動，及因此因電 I在ί間内的移動所導致的特徵改變會抑制。因 且中^:要、-良好之電荷保留特徵的半導體儲存裝置， /、中圮fe效果會較大且較不變動。 由沪W2放果即意指當電塵施加至閘電極（字線）時， 域之一經通道區域流至其他其 會依電荷保留薄臈中所保持的電荷量而改變。大: 纪憶效果即意指大的電流量改變。 欠大的 在一實施例中，電荷保留薄膜 粗略平行於輪或字線之側表面心 可會〜的—w同時 在一實施例中，絕緣體包括一 或字線與電荷保留薄膜的第、厚版’其分離閑電極 於閘電極或字線之側表面而延该薄媒沿著粗略平行 在此實施例中’可抑止電 :二部份之間的移動(粗略平行於;極=在閘電極與 此，可增加半導體儲存裝置的可 π表面而延伸）。因 90340.doc -12- 200428601 在-實施例中’絕緣體包括' 留薄膜之第—部份與通道區域或半導體；/、刀離電荷保 在此實施例中，可抑止電荷保留薄膜：立 消散。因此，可獲得具有 、《—錢的電荷 力一杏浐如士 保奋特徵的半導體儲存裝詈。 “ ，分離電荷保留薄膜之第一 域或半導體層的絕緣薄膜具有薄膜厚户，盆。二;广道區 薄膜厚度且不小於〇.8 nm。 極絕緣 在此實施例中，在不劣 * “耐性效能或記憶體電力的 狀况之下，寫入操作及抹去操恭 勺 在一實施例中，分離電荷保留薄膜之果 份或半導體層的絕緣薄膜具有薄膜厚度，盆大於2 薄膜之薄膜厚度且不大於20nm。 、甲極！巴緣 ^此實施财，可增進保持特徵而不劣化記憶體 效應。 在-貫施例中，各擴散區域可關於閘電極或字線而有效 地偏移。二偏移擴散區域可較唯—的偏移擴散區域更有饮 地抑止短通道效應。再者，會使用製程步驟，其為當唯1 擴散區域偏移時所必須。因& ’亦會使用邊界，其:灯 此製程步驟時所必須。 /…、貝订 各記憶功能體包括-絕緣薄膜，其形成於離閉電極（或字 線）最遠的一側上以確保各擴散區域的預設偏移量。此設置 在維持足夠記憶效果之下可再迷你化。 根據本發明觀點的可攜式電子裝置包括半導體儲存裝 90340.doc -13- 200428601 置’其具有上述的任何設置。 【實施方式】 在本發明之半導體儲存裝置中利用的記憶元件概況會首 先描述。 在本發明之半導體儲存裝置中利用的記憶元件主要以第 頦型區域所架構，該區域為擴散區域，一第二導電 類型區域，電荷館存區域，各跨越第一與第二導電類型區 域間之邊界’及—閘電極（或字線），其位於—閘極絕緣薄膜 上，或主要架構以-半導體層，一閘極絕緣薄膜，一間電 極（或字線），其位於閘極絕緣薄膜上，記憶功能體，其位於 閘電極（或字線）的兩側上，—通道區域，及擴散區域H 於通道區域的兩侧上。文中，通道區域通常意指一區域， ^中通常含與半導體層相同的導電類型，且位於閘電極（或 子線）的正下方，而擴散區域意指一區域，丨中含與通道區 域相對的導電類型。 記憶元件作為記憶裳置以藉由在_電荷保留薄膜中儲存 匕少：…訊而錯存至少四位數之資訊。記憶元件亦作 三己L t /、因a£*功能體的變動電阻效果而具有一選擇 态電晶體功能及一記丨咅兩曰辨 、 儲存至少四位數二:τ然而’記憶元件不是 (例）。 之貝简_，但亦可作為儲存二元資訊 本發明之半導體储存震置較佳形 作為半導體層，較r.. ㈣板之上以 型井區域。g為形成在半導體基板中的第-導電類 90340.doc -14 - 200428601 半導體基板不限於特別用於半導體裝置中所適用的，及 可使用多樣基板，如以元素半導體（如，矽及鍺）所製成的體 基板’或化合物半導體（如，；5夕鍺，神化鎵，砷化銦鎵，石西 化鋅’及氮化鎵）；SOI (絕緣體上矽）基板；SOS (藍寶石水 晶玻璃上矽）基板，及多層S0I基板，及玻璃或塑膠基板上 具有半導體層之基板。其它種種之中，矽基板或S0I基板， 其具有形成為表面半導體層的矽層，是較佳的。半導體基 板或半導體層是單晶系（例，藉由晶膜成長所獲之單一結 晶），多晶系，-或非晶矽，雖然以上流入的電流量稍微不同。 在半導體層中，較佳形成裝置隔離區域。以元件(如，半 導體裝置，及層間之絕緣薄膜或薄膜）所組成的元件（如，電 晶體’電容’電阻’電路）會在半導體基板或半導體層上形 成為單一或多層結構之組合。注意，會藉由多樣薄膜（包括 LOCOS (石夕之局部虱化），渠溝氧化薄膜，及(淺渠溝隔 離）薄膜）之裝置隔離薄膜之任一 、心仕形成1置隔離區域。半導# 層是p類型或N類型之導電類型的任一，及❹ 類型（P類型或N類型）井巴妁#杜 導包 拉、。、… 幻井£域車父佳形成於半導體基板中。可 叉的半導體層及井區域之雜質濃度範圍為習知立 在使用S01基板作為半導體層的狀況中，井區域〜二 面半導體層t，且主㈣域村 γ在表 閑極絕緣薄膜或絕緣薄膜的材料不會=广 在典型半導體裝置中使用即可。例如，包括只要可 氮化石夕薄膜的絕緣薄膜，及包括氧化銘㈣膜及 氧化㈣，氧化給薄膜的高介電可:::薄膜， J在早層潯膜或 90340.doc -15 - 200428601 多層薄膜的形式中使用。其 佳的。例如，適宜厚产^^ 間，氧化石夕薄膜是較 俨A】 又甲亟絕緣薄膜約為1至20 nm，較 1土為1至0mn。閘極絕緣薄膜只可 或可形成為較閘電極的寬度更大/ ^極的正下方’ 間電極或字線只可在間極絕緣薄膜 於半導體裝置的形狀或在底端般為了用 中，罝一 隹&而〇^刀具凹狀部份的形狀。文 早一閘笔極定義為由單層或多層

電極，其形成為單一不分離狀 ：久、、、且、M _ 閑私極在各側表面上且有 側土絕緣薄膜。閘電極通常， 八 體㈣、曾币— 特別党限’只要可用於半導 體扁置，導電潯膜可牧舉如·· 包括錐^ ^ 口夕，包括銅及鋁之金屬； 砂， 之高㈣金屬’·及含高㈣金屬之氧化 (例):5:層或多層之形式。閘電極之薄膜厚度較佳形成為 =50錢〇nm。應注意，通道區域可在閘電極之下形成。 ::思功此體具有至少一功能，即保留電荷(下文中稱為電 :邊區功能）。即，記憶功能體包括-薄膜或區域，立呈 ，及保留電荷，攔載電荷或保留電荷極化狀態的:力 月匕。貫行該功能的材料包括：氮化石夕；石夕；含雜質的石夕破 璃，如鱗或蝴；碳切；氧化結；高介電物質，如氧化給， 氧化錯，或氧化鈕·氧化努· A化釓，及金屬。記憶功能體可形成 ^早層或夕層結構，其中含（例）：含氮化石夕薄膜的絕緣薄 版’内部製成導電薄膜或半導體層的絕緣薄膜，·及含至少 -導體點或半導體點的絕緣薄膜。其中，氮化矽是較佳的， 因=藉由用以攔截電荷之數個位準的存在可達到高度磁滯 性質’及具有良好的保持特徵’因電荷保持時間長且難以 90340.doc -16- 200428601 發生因產线漏路㈣造成的電荷μ，及更因為其為通 常用於LSI製程的材料。 在内部含有具有電荷保留功能之絕緣薄膜的絕緣薄膜 (如’氮㈣薄膜）的使用使得關於記憶保持之可靠性增加。 因職切薄膜是絕緣體，即使部份電荷㈣，整個氮化 石夕薄膜的电何亦不會馬上消失。再者，不像記憶功能體以 導體製成的狀況，在排列複數個記憶元件的狀況中，即使 記憶元件之間的距離縮短，及相鄰記憶功能體成為彼此接 觸，亦不會失去儲存在各記憶功能體中的資訊。亦，可令 接觸塞接近記憶功能體，或在某些狀況中，可處置接觸塞 以便與記憶功能體重疊’而促進記憶元件的迷你化。 對關於記憶保留之可貪从μ $ , Τ罪丨生的再增加而言，具有保留電荷 ^工力能的絕緣體在薄膜形狀上不是必帛的，&具有保留電 荷之功能㈣膜較佳以具體方式存在於絕緣薄膜中。更特 別地’此樣的絕緣體會如點狀分散在—材料内，該材料難 以保留電荷，如，氧化石夕。 亦，内含導電薄膜或半㈣層以料電荷保留部份的絕 緣薄膜可自由控制注入導體或半導體的電荷量，藉以促進 達成多值之記憶格的效果。 再者’做用含至少一導體或半導體點以作為記憶功能體 的絕緣薄膜會藉由電荷的直接穿隧而促進寫入及抹去的執 行，藉以可減少能源耗損。 再者可接又以使用極化方向藉由電場所改變的記憶功 月匕體’鐵私薄膜（如，Ρζτ(锆鈦酸鉛）&pLzT(鍅鈦酸鉛鑭））。 90340.doc -17- 200428601 此狀況中’電荷實藉由鐵電薄膜表面上的極化而產 且保持在狀恶中。因此，電荷可由具有記憶功能的薄膜 側t、、、’σ ’及可獲得與攔截電荷之薄膜相似的磁滞特徵。 此外，因為不需由薄膜外側注入電荷，且只可藉由薄膜中 電荷的極化而獲得磁滞特徵，故可達到高速寫入及抹去。 =功能體較佳包含—阻止電荷逃逸的區域或—具有阻 止電荷逃逸之功能的薄膜。滿 料包括氧化石夕。 足阻止电何逃逸之功能的材 較佳地，包含在記憶功能體中的電荷保留薄膜會經一絕 =膜或直接形成於閘電極兩側上，且經閘極絕緣薄膜或 、、、巴緣缚膜而置於丰I轉其^ ^ 置於牛V體基板（一井區域，一主體區域，或一 源極/汲極區域或一擴散屛 Ί… 層&域)上。閘電極兩側上較佳形成 ==膜以便經絕緣薄膜或直接地覆蓋所有或部份的 右側表面。在—應时，其中閘電極的較低緣側上具 地埴槽^ ’可形成電荷保留薄膜以便經絕緣薄膜或直接 也真滿整個或部份的凹槽部份。 /佳地’閘電極只形成在記憶功能體的側表面上，或電 :保留料的較上部份不覆蓋以閘電極。在此設置中，可 2觸塞接近閘電極，而促進記憶元件的迷你化。亦，可 \地製造具有此樣簡單處置的記憶元件，使得良率增加。 朴=電薄膜或半導體薄膜可用作為電荷保留薄膜，較佳 ^導ΐί缚膜以置放此樣薄膜。因而電荷保留薄膜不會接 域^缚膜（半導體基板，井區域，主體區域，源極/汲極區 或’或擴散區域)或間電極。例如，存在有堆疊結構的導電 90340.doc -18- 200428601 薄膜及絕緣薄膜，導電薄膜點散佈在絕緣薄膜中的結構， 閘極侧表面上之侧壁絕緣薄膜中包括導電或半導體電荷保 留薄膜的結構，等。 ” 可製造擴散區域以作為源極/汲極區域，及具有與半導體 層或井區域相反的導電類型。擴散區域與半導體層或井區 域的接面較佳具有陡峭的雜質濃度斜率。其原因為熱電子 及熱孔會有效地在低電壓時產生，及可在低電壓時達到高 速操作。擴散區域的接面深度不特別受限，且允許依希望 獲侍之半導體儲存裝置的效能等適當地調整。當利用 基板作為半導體基板時，擴散區域具有較表面半導體層之 薄膜厚度更小的接面深度。然而，擴散區域較佳具有幾近 與表面半導體層薄膜厚度相等的接面深度。 山設置擴散區域以便與閘電極端重疊或以便以吻合閉電極 :或、便關於閘電極端而偏移。特別地，在偏移的狀況中， ^私[至閘電極日夺’電荷保留薄膜之下之偏移區域反 :的谷易度會藉由累積在記憶功能體中的電荷量而大幅改 變，而增加記憶效果及減少短通道效應。因此，此設置是 車父^土的。然而，因甚讲疮伯# 過度偏移的話，擴散區域（源極及汲極） 間的區動電洁合显目^ 曰.4者下降，即較佳為在閘極長度的方向由 一閘電極端至較近的垆 κ政區或之距離的偏移量較佳應較平 灯閘極長度方向的兩4 曰』 、包何保邊薄膜厚度更小。特別重要的 疋’記憶功能妒Φ目^+ 域會與部份能的至少部份薄膜或區 ^#w ,. S重$。其原因為組成本發明半導體 儲存衣置的記憶元件必 要邛伤為猎由因只存在於記憶功能 90340.doc -19- 200428601 體側壁部份中的閘電極與擴散區域間的電壓差而使電場與 記憶功能體交錯而覆寫儲存。 在二擴散區域之中，只有一擴散區域可由對應的閑極端 偏移。然而，擴散區域兩者皆偏移是較佳的。 若擴散區域兩者皆偏移，則記憶元件可儲存二位元資 汛。亦，因為擴散區域兩者皆偏移，更可較唯一擴散區域 偏移時更有效地抑止短通道效應。再者，會刪減一製程， 其為當唯一擴散區域偏移時所需，當增加上述製程時以所 需邊緣依次實施。由上可知，因為擴散區域兩者皆偏移，. 記憶元件及記憶格陣列可易於迷你化，因而可達到較高的 整合。亦，可降低製造成本。 擴散區域可部份延伸至高於通道區域表面的位置，即， 閘極絕緣薄膜的較低表面。在此狀況中，當在半導體基板 中$成的擴散區域上形成薄板時，適宜架構與擴散區域整 口:導电薄膜。作為導電薄膜，可枚舉為（例）··以聚合石夕， 非曰:矽，等，氧化矽，上述金屬，高熔點金屬，等所形成 的半‘體。在其它種種之間，聚合石夕是較佳的。以上原因 為^合石夕的雜質擴散速率會顯著大於半導體層的，而易 於谷忍半導體層中淺的擴散區域接面深度，及易於抑止短 、、心在此狀況中，較佳提供一設置，即部份擴散區 域與間電極在其之間保留至少部份的記憶功能體。〃 在之記憶元件可藉由普通半導體製程形成，根據與 在閉電極或拿綠々/g, 子線之側壁上形成單層或薄板結構之側辟* ^

的方法相同的太、土 日^ 土工「日J 法。具體上，可牧舉為：一方法，苴包括 90340.doc -20- 200428601 極或字線’之後形成包括電荷保留薄膜的單層薄 :或夕層缚膜，如電荷保留薄膜，電荷保留薄膜/絕緣薄 :巴緣缚膜/電荷保留薄膜，及絕緣薄膜/電荷保留薄膜/ 絕緣涛勝，及在侧壁空間形狀中藉由在適合條件下而 ^ 、 法，其包括形成一絕緣薄膜或—带 何保邊缚膜，在側壁空間形狀中藉由在適當條件下:

留下薄膜，再形成一電荷保留薄膜或絕緣薄膜及在側辟： 間形狀中藉由在適當條件下回敍而留下薄膜；—方法：： 包括在半導體晶圓（包括_間電極，—絕= =特定電荷保留材料）上塗佈或沈積及在側壁空間形 中精由在適當條件下㈣而留下絕緣薄膜材料； 其包括形成—閘電極，之後形成單層薄膜或多層薄膜： 藉由使用罩幕，等，而實行定圖案。再者，可枚舉為… 方法’其包括在形成一閘電極或一電極之前，先“ 留薄膜，-電荷保留薄膜/絕緣薄膜，—絕緣薄膜/電: 輪’或一絕緣薄膜/電荷保留薄膜/絕緣薄膜，在成為 :道：：之區域中形成經至少一薄膜之開口，在整個晶圓 乂表面形成一閘電極材料薄膜及令該閘電極材料薄膜 定圖案為—形狀，該薄膜的尺寸大於開口且包圍開口。、 以下敘述§己憶元件的形成程序範例。 、·首先，閘極絕緣薄膜及閘電極會根據習知製程形成在半 導體基板上。接著，氧化石夕薄臈會藉由熱氧化方法而形成 為〇_8至20麵的薄膜厚度，或更佳地，形成為以…職的 溥膜厚度，或藉由CVD(化學氣相沈積）方法沈積在整個半導 90340.doc -21 - 200428601 =二上表面。接著，氬切薄联會™法在 正1口礼化石夕溥膜的較 或更佳地m 表面上沈積2至15 nm的薄膜厚度， 次炅么地形成為3至1〇 nm $ ^ 么 會藉由CVD方法在敕個〜輪居度。再者，乳化石夕薄膜 的薄膜厚度。 Μ㈣膜表面上沈積20至7〇_ 接著’藉由多向異性韻发 氧化石夕薄膜，㈣人㈣膜/氮切薄膜/ 形成在閉電極的㈣上。子、4功能體可以侧壁空間形狀 接二藉:使用閘電極及記憶功能體令離子 作罩幕)，而形成擴散區域_及極區心 線路程^_知製程而實行氧切程序或較上部份設 當記憶格陣列會藉由設置本發 元件峨模式為滿足(例)所有所需條：而采構，記憶 理⑴字線的功能為藉由複數個記憶元件之閘電極整體而處 其可持 二=各相反側上所形成的是記憶功能體 繽地沿者子線延伸； 及特別 二 在記憶功能體中保留電荷的材料是 地，為氮化矽薄膜； (4)記憶功能體會w〇N〇(氧化矽 構’及氮化懷具有與閉極絕緣薄膜膜架 〜（5)…功μ體中的㉑切薄膜會藉由氧切f膜而组 子線及通道區域分離； ^溥馭而與 90340.doc -22- 200428601 (6) 在各記憶功能體中具有保留電荷之功能的區域(例，以 夕薄膜所形成的區域）會與對應的擴《域重疊； (7) 分離氮化碎薄膜卩盆 — 胰（具具有與閘極絕緣薄膜表面粗略平 行的表面）與通道區域或车 4次+ v體層之絕緣薄臈的厚度會在 閘極絕緣薄臈的厚度有所不同； 一字線執行； ’其功能為輔助 ⑻記憶元件的寫入及抹去操作會藉由單 (9)在各記憶功能體上不存在電極（字線） 寫入及抹去操作；及 (10)與各記·憶功能體正下方 乃I擴政區域接觸的部份具有 區域’其與擴散區域導 7辰度是焉的 宁电犬貝型相反的導電類型之雜質 記憶元件不需滿足所有此類需求，但會滿足至少一需求 g當滿足上述某些需求時’存在需求的最佳組合。：如， 最佳組合為（3)在記憶功能體中保留電荷的材料是絕緣體， 及特別為氮化#薄膜；（9)在各記憶功能體上不存在電極（字 線），其功能為輔助寫人及抹去操作；及⑹在各記憶功能韻 中具有㈣電荷之功能的區域（例’以氮切薄膜所形成纪 區域）會與對應的擴散區域重疊。 當需求（3)及需求⑼滿足時，可獲得以下的大優點。首 先，位元線接觸可設置為靠近記憶功能體（其位於字線㈣ 上），或即使記憶元件的距離是彼此靠近的，複數個記憶功 能體不會彼此干擾，且可保留儲存:#訊。因此，可促進記 憶70件的迷你化。當記憶功能體中的電荷保留薄膜含有導 體時，當記憶元件間的距離縮短時，在相鄰的電荷保留區 90340.doc -23- 200428601 域中藉由電容耦合而發生干擾，且無法保留儲存資訊。 再者，當記憶功能體中的電荷保留區域含有絕緣體（例， 氮化矽薄膜）時，不須令一記憶格之記憶功能體與另一記憶 格之記憶功能體獨立。例如，每個記憶格特續地沿著字線 (其由複數個兄憶共旱）且形成在字線兩側上的記憶功能體 不需隔離，且可藉由複數個記憶格（其共享字線）共享形成在 字線兩側上的記憶功能體。因此，用以隔離記憶功能體的 微影及蝕刻程序會變成不必要，且可簡化製程。再者，用 於微影程序的對齊邊緣及薄膜蝕刻邊緣會變成不必要。因 此可減 > 纪憶格間的邊緣。因此，與記憶功能體中之電 荷保留薄膜含有導體（例，多晶矽薄膜）的狀況比較起來，即 使施加相同的微製造位準，仍可迷你化記憶格佔據區域。 每個記憶格，微影對齊邊緣及薄膜蝕刻邊緣中，記憶功能 體中含有導體的的電荷保留區域須要微影及蝕刻程序以用 以分離記憶功能體。 再者，因為記憶結構很簡單的，因具有輔助寫入（排程） 及抹去操作之功能的電極不位於記憶功能體上，故可減少 製程步驟的數目，及增進良率。因此，可促進與電晶體的 組合，該電晶體組成邏輯電路與類比電路。 再者，吾人發現作為相當重要的設計物質，若需求（3)及 (9)滿足且若需求亦滿足，可在相當低的電壓執行寫入 (程設）及抹去操作。具體上，吾人確認寫入及抹去操作可在 不高於5 V的低電壓執行。此操作在電路設計上製造相當大 的效果。不像快閃記憶體，不須在一晶片上製造高電壓， 90340.doc -24- 200428601 口此品要佔據大里域的電荷栗電路可在規模上縮減。 特別地，當用於調整的小規模電容記憶體建立在邏輯lsi 中’會藉由周邊電路的佔據區域支配記憶區段的佔據區 域，以用以驅動記憶格接著記憶格。因此，幾乎可有效縮 減記憶袼電壓昇壓器電路的規模以降低晶片大小。 這就是滿足需求（3)，（9)及（6)會特別佳的原因。 然而，當需求（3)未滿足或當電荷藉由導體保留在記憶功 能體中時，即使當需求（6)未滿足時，或當記憶功能體中的 導體及擴散區域不彼此重疊時，仍可執行寫入（程設）操作。 沒是因為記憶功能體中的導體藉由與閘電極（寫入電極）的 電容耦合而執行寫入支援。 再者，當需求（9)未滿足，或當具有支援在記憶功能體上 寫入及抹去操作之功能的電極存在時，可當需求（6)未滿足 時，或記憶功能體中的絕緣體及擴散區域未彼此重疊時， 執行寫入操作。 在記憶格陣列中，其中會排列複數個記憶元件，較佳二 圯隱功此體（各自含有至少一絕緣材料）會個別地形成在單 子線的相反側上，因而字線及字線兩側上的記憶功能體 會藉由複數個記憶元件共享。專有名詞，，單一字線，，的定義 如上述。 以上δ又置果質上滿足需求及（6)。因此，即使在排 列有dfe'TL件的記憶袼陣列中，仍可獲得上述效果及優 點。再者’因為在單一字線侧上覆寫記憶格時只選擇單一 子線$於d _作所需的字線數目會變成最小，因而記 90340.doc -25- 200428601 憶袼陣列可以較高封包密度整合。 存二由與邏輯元件邏輯電路，等組合’本發明之半導體儲 、了有效地廣泛應用在含資料處理系統的個人電腦， :型電滕，膝上型電腦，個人助理/發送器，迷你電腦， 二站，大型主機，多處理器電腦或任何類型的電腦，·組 二科處理錢（如，CPU，記憶體及資料儲存裝置）的電子 . 以刪（個人手持電話系統），數據 & ’影像顯示裝置，如顯示面板及投影機；商業 =二印表機’掃描器及影印機，·映像裝置，如視訊攝 Γ次 攝影機；娛樂裝置，如遊戲機及音樂播放器； 各貧訊裝置的可攜式資 ^貝m手錶及電子字典，·汽車裝 如汽車導航系統及汽車音頻裝置；AV(視聽）裝置，用 ά錄及硬製動晝，平面圖像及音樂的資訊；電子裝置， ^洗衣機，微波爐，冰箱，電鋼，洗碗機，吸塵器及冷氣 、保健衣置，如按摩器，體重器及血壓計；及電子裝置， =可攜式儲存裝置的IC+，記憶卡，等。特別地，含可 =式電子裝置之應用的可攜式電話，可攜式資訊終端，忙 ^憶卡，可攜式電腦，可攜式遊戲機，數位攝影機， ^式影像播放機，可攜式音樂播放機，電子字典及手錶 疋有政的。應注意’本發明之半導體健存裝置可建立在電 子裝置中以作為至少部份的控制電路或資料儲存電路 依需要而分別應用。 △本I明之半導體儲存裝置及可攜式電子裝置的實施例會 餐考附圖而詳如以下所述。 曰 90340.doc -26- 200428601 (第一實施例） 本實施例之半導體儲存裝置可以記憶元件工設置，記憶元 件作為如圖1中不之非揮發性記憶元件的範例。 在§己憶兀件1中，—^電極104會形成在P型井區域102 上，ρ型井區域Η)2經—閘儲存絕、㈣賴3形成在半導體基 板101的表面上。—氮化矽薄膜⑽，其具有用以保留電荷 的搁截位準且作為電荷保留薄膜，會設置在閘電極ΠΜ的較 .表面及側表面上’及位於閘電極刚雙侧表面上之氮化石夕 薄膜109的部份會作為記憶功能體1〇5认丨G5b以用於實質 上保留電荷。N型擴散區域咖及娜，其分別作為一源極 區域及一汲極區域，會形成在閘電極104的兩側上及p型井 區域102内側。擴散區域咖及獅具有偏移結構。即，擴 散區mG7a及獅不會觸及閘電極之下的區域i2i，及電荷 保留薄膜（氮切薄膜1G9)之下的偏移區域m會組成部份 的通道區域。 應注意，實質上保留電荷的記憶功能體1〇化及1〇5b為閘 電極104的雙側壁部份。因此，氮化石夕薄膜108只需形成在 對應至那些區域的區域中（見圖2A)。再者，記憶功能體咖 及105b具有一結構，其中構成奈米大小之導體或半導體的 粒子112會以散佈的點分散在絕緣薄膜i丨丨中（見圖2b)。在 此狀況中，電荷難以經複數個點穿隧，因為當大小超過1〇 nm時，在室溫下會存在量子效應。因此，粒子112的直徑較 “在1 nm至10 nm的範圍内。再者，氮化矽薄膜1〇9，其變 成電荷保留薄膜，成以側壁空間形狀形成在閘電極的側表 90340.doc -27- 200428601 面上（見圖3)。 記憶疋件的寫入操作原理將參考圖3及圖4描述。在此狀 況中、，會基於記憶功能體咖及训具有保留電荷之功能 的狀況而敛述。再去 蜜女々 / #者，專有名詞寫人即意指當記憶元件“ 、、二蛉，令電子注入記憶功能體131a&13lb。下文中， 會在記憶元件是1^通道類型的假設之下作解釋。 i h+ 行寫入）第二記憶功能體 曰开型第-擴散區域107a及N型第二擴散區域 職以分別作為-源極電極及—汲極電極。例如，;^的電 麼會施加至第-擴散區域型井區域102，+5 v的電 l二把加至閘電極1()4。根據上述的電麼條件，反轉層以 由第擴散區域l〇7a(源極電極）延伸，但不會觸及第二擴散 區域娜(汲極電極），產生—夾止點。電子會藉由高能電場 而由夾止點加速前進至第二擴散區域⑽取極電極），及變 成所謂的熱電子(高能傳導電子)。藉由令熱電子注入第二記 憶功能體⑽而執行寫入。因為在第-功能體UU附近沒 有產生熱電子，故未執行寫入。 然而’如圖4所示，& 了令電子注入（執行寫入）第一功能 體U la ’會形成第二擴散區域1(^及第一擴散區域⑻&以 分㈣為一源極電極及—沒極電極。例如，0V的電麼施加 至第二擴散區域㈣及11型井區域102,且+5 V的電壓施加 閘电極104如上述，與令電子注入第二記憶功能體η η 相^的狀況，藉纟交換源極與没極區域，可藉由令電子注 入弟一功能體131a而執行寫入。 90340.doc -28* 200428601 接著，記憶元件的抹去操作原理會參考圖5及圖6而描述。 如圖5所示，根據第一方法，其用以抹去儲存在第一功能 體1 3 1 a的資，正電壓（例，+5 V)施加至第一擴散區域 107a，0V的電壓施加至p型井區域1〇2，逆偏壓會施加至第 一擴散區域l〇7a的PN接面及P型井區域1〇2，及負電壓（，-5 V)會再施加至閘電極104。此時，因閘電極（其施加以負電 壓）的影響，電位斜率會變得陡峭，特別是在pN接面處的閘 電極104附近。因此，因極近接穿隧，故熱孔洞（高能孔洞） 會在PN接面的P型井區域1 〇2側產生。熱孔洞會朝閘電極 1 〇4(其具有負電位）拉近，且因此，孔洞會注入第一記憶功 旎體13 1 a。如上述，會執行第一記憶功能體丨3丨a的抹去。 在此狀況中’適宜施加0V的電壓至第二擴散區域丨〇7b。 當儲存在第二記憶功能體131b中的資訊抹去時，在上述 狀況中，適宜交換第一擴散區域之電位與第二擴散區域之 電位。 如圖6所示，根據第二方法，其用以抹去儲存在第一記憶 功能體131a的資訊，〇 v的電壓會施加至第二擴散區域 l〇7b，負電壓（例，-4 V)會施加至閘電極104,及正電壓（例， +0·8 V)會施加至p型井區域102。在此狀況中，向前電壓會 越過Ρ型井區域102及第二擴散區域⑺几而施加，令電子注 入Ρ型井區域102。注入之電子擴散至Ρ型井區域1〇2的1>1^接 面及第一擴散區域107a，且藉由密集的電場加速而變成熱 電子。熱電子在PN接面產生電子孔對。即，藉由越過卩型 井區域102及弟二擴散區域i〇7b而施加向前電壓，注入ρ型 90340.doc -29- 200428601 井區域102的電子會變成觸發器以在相反側上的pH接面處 產生熱孔洞。在pN接面處所產生的熱孔洞會朝向閘電極 1〇4(其具有負電位）拉近，及因此，孔洞會注入第一記憶功 能體131a。 根據此方法’即使當不足以藉由極近接穿隧而產生熱孔 洞的電壓施加至P型井區域的PN接面及第—擴散區域 a由第一擴散區域107b注入的電子會變成觸發器以在 PN接面處產生一電子孔對，允許產生一熱孔洞。因此，可 降低在抹去操作期間的錢。特別是，#偏移區域12〇(見 圖1)存在日T ’因負電位所施加的閘電極很小，妾面會變 成陡峭的結果，及因此，難以藉由極近接穿隧而產生一埶 洞。第二方法可彌補此缺點，且可在低電I時達成抹去 隹秫紊儲存在 弟-：去方法而施加+5 V的電壓至第一擴散區域n :艮據第二抹去方法，+4 V的電壓是足夠的。如上述，根 第一方法’可降低抹去期間的電壓。因此，可降低能量 才貝，且可抑止記憶元件因熱載子的劣化。 藉由任一抹去方法，過度抹去不容易發生在記彳 二。專有名詞，，過度抹去，，為一現象，即當記憶功^ 丨、積的孔洞量增加時，不需飽和而可降低臨限值 記憶體所呈現的EEPR0M(電子抹除式唯讀記憶楚 行^^的問題，且會發生致命的故障，即變成無法勒 丁= Μ選擇’特別是當臨限值變成負值時。然而，在本 90340.doc -30- 200428601 :月：半導體儲存置的記憶元件中，當大量的 記憶功能體中時，口右泰工a > "电子_在記憶功能體之下誘發，且 會影響閑極絕緣薄膜之下的通道區域電位。抹去期 :的鳴會藉由閑極絕緣薄膜之下的電位判定，故因 此，不谷易發生過度抹去。 記憶元件的讀取操作原理會參考圖7而描述。 在項取儲存在第—記憶功能體U la的資訊時，合藉由人 第一擴散區域107a及第二擴散區域㈣分別作為—㈣; :及-汲極電極而操作電晶體。例如，”的電遷會施加至 Γ擴散區域1〇7_型井區域102，uv的電星會施加至 弟二擴散區域娜，及+2V的電壓會施加至閘電極刚。在 此狀況中，當第一記憶功能體uu中無累積電子時，沒極 電ί易於“。當電子累積在第一記憶功能體UU時，則 不谷易在第-記憶功能體131續近形成反轉層，故因此， 流過。因此’藉由_汲極電流’可讀取第 功能體131a的儲存資訊。特別是’當藉由施加造成 ::止操作的電壓而執行讀取時，累積在第-記憶功能體 卜的電荷狀態可更精確地判定，而不會 13b中電荷的存在與否影響。 匕體 貝取儲存在第一記憶功能體丨3丨b的資訊時，可藉由令 第二擴散區域1G7b及第—擴散區域黯分別作為源㈣2 及=極，極而操作電晶體。雖未示，然適宜施加（例）"的 ^壓=第二擴散區域107b&p型井區域1〇2，施加18 V的電 壓至弟-擴散區域l〇7a，及施加+2 V的電壓至閘電極1〇4。 90340.doc -31 - 200428601 如上述，藉由交換源極及汲極區域，與讀取儲存在第一記 憶功能體1 3 1 a的狀況相反，可讀取儲存在第二記憶功能體 131b的資訊。 若留下未以閘電極104所覆蓋的通道區域（偏移區域 120)，則會失去反轉層，或會依通道區域（未覆蓋以閘電極 104)中之§己憶功能體13 1 a及13 1 b剩餘電荷的存在與否而形 成反轉層，且因此，可獲得大幅的磁滯現象（臨限值的改 k:)。應注意，當偏移區域120的寬度過大時，會大幅降低 汲極電流，且顯著地令讀取速率變慢。因此，較佳判定偏 移區域120的寬度因而可獲得足夠的磁滞現象及讀取速率。 即使當擴散區域107a及l〇7b觸及閘電極1〇4的終端時， 即，即使當擴散區域l〇7a及107b及閘電極1〇4彼此重疊時， 電晶體的臨限值亦鮮少藉由寫入操作而改變。然而，源極 知及汲極端的寄生電阻會大幅改變，及汲極電流會顯著降 低（以強度的順序，等）。因此，可藉由偵測汲極電流而執行 «貝取，及獲得作為記憶體的功能。然而，當需要較強的磁 滯效應時，擴散區域l〇7a&1〇7b較佳不與閘電極1〇4(存在 偏移區域12 0 )重叠。 藉由上述的操作方法，每一電晶體的二位元寫入及抹去 可選擇性達成。再者，藉由以連接至記憶元件之閘電極1〇4 的字線WL及以分別連接至第一擴散區域1〇7a及第二擴散 區域107b的第一位元線Bu及第二位元線BL2設置記憶元 件，可架構記憶格陣列。 再者，根據上述的操作方法，可藉由交換源極電極與汲 90340.doc -32- 200428601 ::極而執行每—電晶體的2_位元寫入及抹去。然而，此 電。 丨_位凡記憶體般操作，藉由固定源極電極及汲極 电極。在此狀況中，可令源極及汲極區域之一具有共同的 固 jj 包&，及連接至源極及汲極區域的位元線數量可減少 至一半。 一可由以上敘述知道，在本發明之半導體儲存裝置的記憶 一件中，會無關於閘極絕緣薄膜形成記憶功能體，其形成 電極的兩側上，故因此，可達成2-位元操作。再者， 可错由閘電極分離記憶功能體，故sub，可有效地抑止覆 寫功間的干擾。再者，與記憶功能體分離的閘極絕緣薄膜 可因此藉由縮減薄膜厚度而保留短通道效應。因此，可促 進記憶元件及半導體儲存裝置的迷你化。 再者，在圖示中，相同的參考號碼會指定至使用相同的 材料及物質的部份，且不必定表示相同的形狀。 再者，應注意，圖示是示意性的，及厚度與平面之間的 大小關係，層與部份等之間的厚度比及大小會與實際的不 同。因此，厚度及大小的具體尺寸應考量以下敘述而判定。 再者，當然包括有共有尺寸關係及比值的部份在圖中是不 同的。 再者，除非特別聲明，本專利申請範圍中所述的層與部 份的厚度及尺寸是半導體裝置之形成完成的階段中最後的 形狀尺寸。因此，應注意，與薄膜，雜質區域等之形成後 的尺寸相比，最後形狀的尺寸多少會依後續製程的熱歷史 等而改變。 90340.doc -33- 200428601 (第二實施例） —如圖8所示，本實施例之半導體储存裝置的記憶元件 區：為其用除了記憶功能體261及262會以用以保留電;㈣ 薄膜）盘用以荷的區域’或具有保留電荷之功能的 之/、 电何逃逸的區域（可為具有抑止電荷逃逸 之:能的薄膜）構成之外，實質上與圖i的記憶元件14目同。、 増進s己憶體之保留特徵的觀點而言，記憶 體括本—Γ荷保留薄膜，其具有保㈣荷的功用，及-絕1 體。本貫施例-利用—氮化矽薄 、 «般用以攔截電荷之位準，乃盖仆於一 心辱 』心伹早及虱化矽溥膜241及243，苴呈 有如絕緣薄膜般防止累藉扁兩丼仅向一 /…、 作 累積在-何保留缚膜之電荷消散的操 a ^電何保留薄膜及絕緣薄膜的記憶功能體，可 ^ 防止電何消散而增進伴留转料 κ 土 荷保留薄膜所架構的較於只由電 簿膜…構的。己_體’可適度地減少電荷保留 /專膜的谷置，及儲存俾齒 S㈣因電荷移動導致特徵發生的 :猎由限制電荷在電荷保留薄膜中的移動而抑止。再 f氛切薄膜242處於氧切薄細與24 結構’可增加覆寫期間的 作。在此記憶元件中，a可執行高速操 虱夕潯膜242可取代以鐵電物質。 化在二憶功能體261，262中用以保持或保留電荷的區 域⑷匕石夕缚膜242)會與擴散區域212,213重疊。本文中， 專有名詞重疊用以指猶一肋妒 的區域⑽編二=至少部份用卿 、取42)會存在至少部份的擴散區域212， 2 13上。應注意，在間命士 包和21714擴散層區域212，213之間 90340.doc -34- 200428601 顯示存在半導體基板211，閘極絕緣薄膜214，及偏移區域 271。雖未不於圖示，閘極絕緣薄膜214之下之半導體基板 211的最高表面是通道區域。 藉由此设置（作為在記憶功能體26丨及262中用以保留電 荷之區域的氮化矽薄膜242與擴散區212及213重疊）所製造 的結果如下述。 如圖9所示，假設閘電極217關於擴散區域213的偏移量是 wi，及在記憶功能體262之周圍部份中，閘電極217之通道 長度方向之剖面平面圖之記憶功能體262的寬度是w2，則 記憶功能體262與擴散區域2丨3的重疊量會表示為w2_wi。 此處重要的是，以記憶功能體262之氮切薄膜242所構成 的記憶功能體262會與擴散區域213重疊，即，可滿足 W2>W1之關係的設置。 在圖9中遂離閘电極21 7的氮化石夕薄膜如終端會符合矣 離記憶功能體262之閘電極217的記憶功能體262終端。g 此，記憶功能體262的寬度會定義為W2。 如圖10所示，在記憶功能體中，遠離間電極之側上的. :石夕溥膜242a邊緣與遠離閘電極之側上的記憶功能體加 :緣不對齊的狀況中，W2可定義為由問電極邊緣至編 书極之側上的氮化矽薄膜242a邊緣的寬度。 示圖9之結構中的汲極電流啦固定在剛咖 見度W2的記憶功能體加，及變動的偏移量们。文中，^ =1T力能體262處於抹去狀態的條件之下執行的; 板挺而&得没極電流（储存正孔洞），及擴散層區域212 90340.doc -35 - 200428601 213分別設定為源極電極及汲極電極。如圖u所示，使用至 =W1(即’當氮切薄膜242及擴散層區域⑴不重 豐時）時，汲極電流顯示急速的下降。因為沒極電流值幾乎 與讀取操作逮率成比率，tWl至少是⑽麵時，記憶效能 會快速劣化。在氮切薄臈242與擴散層區域213重疊的範 圍中:汲極電流顯示緩慢的降低。心b，考慮製造分散， 難以獲仔-記憶功能’除非至少部份的氮化秒薄膜242(為 具有保留電荷之功能的薄膜)與源極/汲極區域重疊。 定為60 nm及1〇〇 當W1是60 nm時， 基於上述裝置模擬的結果，會以固定在100 nm的W2及設 nm的W1作為設計值而製造記憶格陣列。 氮化石夕薄膜242會與擴散層區域212，213 重豐4〇nm(作為設計值），及當W1是100腿時，無重疊會作 為π 4值。此讀、格陣狀測量時間與考量分散之最糟狀 況的結果，可發現以60 nm2W1作為設計值的狀況的資料 解析存取日守間會快1 00倍。由實用觀點，讀取存取時間較佳 為每位兀至多100耄微秒。然而可發現，wl=w2的狀況不 會滿足此條件。亦可發現考量製造分散時，W2_W1〉10 是更佳的。 /、貝軛例1相似的，用以讀取儲存在記憶功能體26丨（區域 281)之貝汛以較佳設定擴散層區域212為一源極電極及擴 散層區域213為一汲極區域，且以在接近通道區域中之汲極 區域的側上形成夾止點。更特別地，當讀取儲存在二記憶 功能體之任一的資訊時，夾止點較佳形成於接近通道區域 中之其他記憶功能體的區域中。因此可以不須顧及記憶功 90340.doc -36- 200428601 能體262的儲存條件而以高敏感度制記憶功能體加 纪憶貧訊，而對實行二位元操作造成大幅貢獻。 在令資訊只館存在二記憶功能體之一側外的狀況中 ^相同儲存條件之下使用此二記憶功能體的狀況中，在 項取操作中不必要形成夾止點。 /雖未示於圖8,井區域(N通道裝置的狀況中為p型井 形成在半導體基板211的表面上。當通道區域的雜質濃 持為最適宜用於記憶操作（複寫操作及讀取操 '，井^ 會促進其他電特徵的一，接面電容’，= 亦’記憶功能體較佳含有—電荷保留薄膜，其置 平行於閘極絕緣薄臈的表面。 、 I ?乂仏地處置記憶功能# 中之電荷保留薄膜的表面以债且 體 更^有由閘極絕緣薄膜的接觸 距離。更特別地，如圖12所示，在記憶功能體如中作為· =留薄膜的氮切薄膜2似具有—面，其幾近與閉極Γ邑 且=214的表面平行。即，會較佳形成氮切薄臈⑽以 /、有平均的南度，由盤_ ^應至閘極絕緣薄膜214之表面的高 度。 記憶功能體262中幾近平於問極絕緣薄膜m之表面的氮 化矽薄膜242b的存在佶可女μ ^ 、 有效地控制反轉層在偏移區域 二形成的容易度’其使用健存在電荷保留薄膜鳩中的 龟荷量，藉以增加記怜埒s 亦，藉由令氮化矽薄膜242b ,、、、4、近平订於閘極絕緣薄膜2i4的表面，即使具有分散 的偏移量（W1)’仍可維持記憶效果的改變為相對小，而可 90340.doc -37- 200428601 避免纪憶效果分散。此外，可抑止電荷朝向氮化矽薄膜242b 之上側的移動，故因此因電荷在記憶保留期間的移動所導 致的特徵改變可抑止。 再者，記憶功能體262較佳含有一絕緣薄膜（例，偏移區 域271上之氧化矽薄膜244的一部份），其分離幾近平行於閘 極絕緣薄膜214之表面與通道區域（或井區域）的氮化矽薄膜 242b 、、’巴緣薄膜可壓制儲存在電荷保留薄膜中之電荷的消

耗，藉以可獲得具有較佳保留特徵的記憶裝置。 應注意，如·同控制氮化矽薄膜24孔之下之絕緣薄膜（偏移 2域27丨上之氧化矽薄膜244的一部份）的薄膜厚度成為穩 疋t制氮化石夕薄膜242b的薄膜厚度可保持半導體基板之 表面與儲存在電荷保留薄膜中之電荷的距離幾近穩定。更 =別地’半導體基板之表面至儲存在電荷保留薄膜中之電 荷的距離可控制在一範圍内，即由氮化石夕242b之下之絕緣 ㈣的最小薄膜厚度值至氮切薄膜⑽之下之絕緣薄膜 的取大厚度與氮化矽薄膜繼之最大薄膜厚度的總 和。接著，藉由儲存在氮切薄膜242b中之電荷所產生的 =力線可粗略控制，故因此可令記憶裝置之記憶效果程序 的分散變成最小。 (弟二貫施例） 在本實施例中，如]1 1 & 一 ⑻也 3所不，電荷保留部份262中以第一 系巴緣體所製成之薄膜沾备 p k 矽薄膜242具有平均薄膜厚 :。再者，會架構作為電荷保留薄膜的氣切薄膜242，因 而-區域281，其具有捿觸厚度及幾近平行於閘極絕緣薄膜 90340.doc -38- 200428601 m之表面的分散，及—區域282，其以幾近平行於閑電極 2 1 7的侧面方向延伸。 當正電壓施加至閘電極217時，記憶功能體262中的電力 線總共經第-部份28 i及第二部份282(如箭頭283所示）通過 =化石夕薄膜242一次。注意，當負電壓施加至閘電極7時， 电力線的方向會相反。文中’氮化石夕薄膜⑷的介電常數約 為6,而氧化石夕薄膜241，243的介電常數約為斗。最後，纪 Γ力能體262的有效介電常數在電力線的方向（箭頭283)會 :成大於-狀況，即電荷保留薄膜只包括第—部份2 8 i，使 付電力線之兩邊緣之間的電塵差降低。更特別地，大部份 ;加至間電極217的電麼會用以加強偏移區域271中的電 m電Λζ在Λ寫操料注人氮切_242,因為偏移區域 的氮化產生的電荷。接著，包括第二部份加 荷增加，藉以增加覆寫速率。 力能體262的電 中更::二”切薄膜243的部份是氮化”膜的狀況 整的:了溥膜對與閑極絕緣薄膜214對應之高度不平 著，且=電荷朝向氮切薄膜上側的移動會變得顯 ^ 且另化保留特徵。 取代氮化石夕薄臈，較佳以具有 質（如，氧化給）形成電荷❹％吊數的南介電物 之包括—絕緣薄膜― 桃上的s241部份），其令幾近平行於間極絕緣薄 90340.doc -39- 200428601 膜表面的電荷保留薄膜與通道區域（或井區域）分離。絕 勝可壓制儲存在電荷保留薄膜中的電荷❹，藉以更辦進 保留特徵。 曰退 亦，記憶功能體較佳包括一絕緣薄膜(與閘電極217接觸 =氧切薄膜241的部份），其令閘電極與往幾近平行於間 電極側表面之方向延伸的電荷保留薄膜分離。絕緣薄膜； :止電子由間電極注入電荷保留薄膜，且防止電特徵的改 ^，而增加記憶裝置的可靠性。 再者，與第-二實施例相似的，絕緣薄膜在氮化石夕薄膜冰 之下的薄膜厚度（偏移區域271上的氧化石夕薄膜241部 控制為較，且置於閘電極侧面上之絕緣薄膜的薄膜厚产 滇切薄膜241與閘電極217接觸的部份）會控制為穩定。ς 者’藉由儲存在氮切薄膜242中的電荷所產生的電力_ 度可粗略控制，且可避免電荷洩漏。 山 (弟四實施例） 在本實施例中，會解釋閑電極，記憶功能體’與源極/沒· 極區域間之距離的最佳化。 圖14所不，荼考付號Α表示在通道長度方向剖視的閑電 極長度，翏考符號B表示源極與汲極區域之間的距離（通道 長度）&芩考付號c表示由—記憶功能體之邊緣至另一記 憶功能體之邊緣的距離’更特別地，以通道長度方向之剖 視由涛柄（其具有保留電荷在一電荷保留部份的功能）之邊 緣（遠離閘電極的側）至薄膜242(其具有保留電荷在其他記 憶功能體262的功能）之邊緣（遠_電極216的側）的距離。 90340.doc -40- 200428601 a<b的關係是較佳的。當滿足此關係時，在通道區域中， ^包極21 7之下的部份與源極/汲極區域212，213之間存 在偏移區域271。藉以，儲存在記憶功能體26卜262 (氮 切薄膜242)的電荷會有效地改變在整個偏移區域μ部 反轉的谷易度。結果’記憶效果會增加，及可特別獲得 高率讀取操作。 亦，當閘電極217及源極/汲極區域212，213偏移時，即， 田滿足A<B的關係時，當施加電壓至閘電極2丨7時，偏移區 或的反轉谷易度會藉由儲存在記憶功能體％ ^的電荷 量而大幅改變。因此，記憶效果增加且降低短通道效應。 然而，只要記憶效果有用，則偏移區域是不必要的。即 使當偏移區域271不存在，若源極/汲極區域212，213中的 雜質濃度夠小，則記憶效果仍可在記憶功能體261，(氮 化矽薄膜242)中有效。 如參照圖11所述，當無法獲得記憶功能體，除非至少部 份氮化矽薄膜242a與源極/汲極區域212，213重疊。因此， 較佳滿足B<C的關係。是故，a<B<C的狀態是最佳的。 (第五實施例） 如圖15所不，根據本實施例之半導體儲存裝置的記憶裝 置具有與第二實施例基本上相同的結構，除了半導體基板 是SOI基板。 架構記憶裝置因而埋入的氧化物薄膜288會形成在半導 體基板286上，及在埋入的氧化物薄膜288頂部上會再形成 SOI層。在SOI層中，會形成擴散區域212，213，及其他區 90340.doc -41 - 200428601 域組成一主體區域287。 記憶裝i亦成與第二實施例之記憶裝置相似的功能及效 果。再，因為擴散區域212，213與主體區域287之間的接面 電容會顯著降低，則可增加裝置速率及降低能量耗損。 (第六實施例） 在圖16中，本實施例之記憶裝置具有基本上與第二實施 例相同的結構，除了型擴散區域212 ’ 213的通道側附 近’會加入P型高濃度區域291。 更特別地，_p型高濃度區域291中的p型雜質（例，硼）濃度 會高於區域292中的P型雜質濃度。在p型高濃度區域291中 的適當？型雜質濃度值約為（例）5><1〇17至1><1〇19(^_3。區域 292中的P型雜質濃度值可設定為（例）5xl〇16至lxi〇i8cm-3。 口此σ又置P型咼濃度區域291使擴散區域212，21 3與半 導體基板211之間的接面埋入記憶功能體261，262的正下 方。因此促進寫入及抹去操作時熱載子的產生，藉以可降 低寫入操作及抹去操作時的電壓，或實行高速的寫入操作 及抹去操作。再，因為區域292中的雜質濃度相對較小，當 記憶體處於抹去狀態時，則臨限值是小的，及因此汲極電 "丨L會、交大。因此，可增加讀取速率。以此可設置具有低覆 寫笔或向復寫速率的記憶裝置，且具有高讀取速率。 亦在圖16中，藉由設置ρ型高濃度區域291在與源極/汲極 區或相郝的位置中及在記憶功能體26 1，262的較低側上（即 不處於閘電極正下方的位置），整個電晶體的臨限值顯示出 顯著的增加。增加的程度極大於Ρ型高濃度區域291位於閘 90340.doc -42- 200428601 包極正下方的狀況。當寫入電荷（在電晶體是N通道類型的 狀況中為電極）儲存在記憶功能體261，262時，差異會變得 更大。當足夠的抹去電荷（電晶體是N通道類型的狀況中為 正孔洞）會儲存在記憶功能體，整個電晶體的臨限值會降低 至值，其藉由閘電極217之下之通道區域（區域292)中的雜 貝/辰度所判疋。更特別地，抹去狀態的臨限值不取決於p 型高濃度區域291中的雜質濃度，而寫入狀態的臨限值會受 極大影響。因此，在記憶功能體之下及與源極/汲極區域相 卻處沈積P型同度區域29!只會對寫入狀態的臨限值造成極 大波動藉以造成€憶效果的顯著增加（抹去狀態及寫入狀 態中的臨限值差）。 (第七實施例） 如圖17所示，本實施例之半導體儲存裝置的記憶功能截 具有基本上與第二實施例相同的結構，除了絕緣薄膜Μ (其令電荷保留薄膜（氮切薄膜242)與通道區域或井區减 211分離）的厚度T1小於閉極絕緣薄膜214的厚度丁2。 閘極絕緣薄膜214具有較低限制的厚度τ2，^為耐壓在巧 憶複寫操作時的需求。然而，絕緣薄膜241的厚度T1可小於 T2，不考量耐壓的需求。 在本實施例的記憶裝置中，因下述原因，故絕緣薄膜厚 度丁1具有如上述之高設計自由度。在記憶裝置中，絕緣薄 膜⑷，其令電荷保留薄膜（氮切薄膜242)與通道區域或井 區域分離’不會插人閘電極217與通道區域或井區域之間 因此，絕緣薄膜241，其令電荷保留薄膜（氮化石夕薄膜242、 90340.doc -43- 200428601 響閘電極2或：：'域分離’不會直接觉來自高能電場(其影 自相對較道區域或井區域之間)的影響，但會受來 因此閘電極217往側邊方向擴展）的影響。 陈了耐壓施加至閘極絕緣薄膜214的 小於T? 々刀 $ 1令T ]

體加^緣薄膜厚度T1的減少會促進電荷注人記憶功能 2,降低用於寫入操作及抹去操作的電壓，或可 y的寫人操作及抹去操作。此外，因為當電荷儲存 j切薄膜242中時，在通道區域或井區域 可實行增加的記憶效果。 〜7

广某些在記憶功能體中具有短長度電力線不會通過氮化石夕 專膜242 ’力圖13中的箭頭284所#。因為電場強度在此樣 '，豆電力線上相對較大，沿著電力線的電場在複寫： 次重要角色。藉由減少絕緣薄膜241的厚度τ卜氮化發薄膜 242會移至圖13的較低侧，因而以箭頭284所顯示的電力線 會通過氮切薄膜242。接著，記憶功能體中在箭頭284的 方向沿著電力線284的有效介電常數會變大，使得電力線 284兩鈿之間的電位差更小。因此，大部份施加至閘電極 的电壓會用以強化偏移區域中的電場，藉以實行高速寫入 操作及抹去操作。 相反的’例如在以快閃記憶體為典型的Eeprom中，令 浮動閘極與通導區域或井區域分離的絕緣薄膜會插入閘電 極（控制閘極）與通道區域或井區域之間，因而絕緣薄膜會受 來自閘電極之高能電場的直接影響。因此在Eeprom中， 絕緣薄膜（其令浮動閘極與通道區域或井區域分離）的厚度 90340.doc -44 - 200428601 會受限’而阻礙記憶裝置功能的最佳化。 舊1上述了知’猎由設定絕緣薄膜2 41的厚度T1及閘極絕緣 的厚度τ#τ1<Τ2，可降低寫人操作及抹去 實行高速的寫人操作及抹錢作，且可再增加 !丨:效果’而無需考量記憶體的耐壓能力。注意，絕緣薄 艇，fT1的限制範圍較佳為至少°·8 nm，其中製程中或薄 朕品質某位準的不平均可維持，且保留特徵不會過度劣化。 十更特別地，在液晶驅動器LSI(其具有嚴格的設計原則且 需要高,广，最高為15至18¥電壓)必要用以驅動液晶面板 TF取膜電晶體）的狀況中。最後，無法令閘極氧化物薄膜 抑薄在°又置本發明之非揮發性記憶體以與其他液晶驅動 抑LSI起的影像調整器的狀況中，本發明的記憶裝置可完 成=緣薄膜厚度的最理想設計，該絕緣薄膜令電荷保留薄 *、(氮化夕薄膜242)與通道區域或井區域分離，無關於閘極 絕緣薄膜的里$。， , 予又例如，在記憶格中含有250 nm的閘電極 長度（子線見度），可分離設定為Tl=20 nm及T2=10 nm，滿 足具有良好寫入效果的記憶格。(短通道效應未產生，即使 τ 1大於日通邏輯電晶體，因為源極/汲極區域會由閘電極偏 移。） (第八實施例） 如圖18所不，根據本實施例之半導體儲存裝置的記憶裝 置具有基本上與第二實施例相同的結構，除了絕緣薄膜（令 電何保留薄膜（氮化矽薄膜242)與通道區域或井區域分離） 的厚度（T1)會大於閘極絕緣薄膜的厚度（T2)。 90340.doc -45- 200428601 閘極絕緣薄膜214具有厚度T2的上限，因為用以避免短通 道效應的需要影響此裝置。然而，絕緣薄膜241的厚度τι 可大於T2，不考量用以避免短通道效應的需求。再特別地， 田_圮彳小化scaling進行（閘極絕緣薄膜繼續變薄）時，絕緣薄膜 (令電荷保㈣膜（氮切薄膜242)與通道區域或井區域分 離）的厚度會無關於閘極絕緣薄膜的厚度T2而光學設計，以 元成。己功此體不打擾“仏吨的效果。 〜 且τ 、、，〇 π矸肤序反1 1有如上述： 高_ “度，因為如曾述及的，絕緣薄臈(其令電荷4 遠薄臈與通道區域或井區域分離）不會插人閘電極與通玉 區域或井區域之間。結果’除了以用以防止短通道❹2 問極絕緣薄膜的需求，則Τ1可變成大於Τ2。 絕緣薄膜厚度的增加 Ή 9加了防止料在記憶功能體中的電名 扁放，且可增進記憶體的保留特徵。 因此，設定Tl> 丁2而在不劣化# 保留特徵。 <化^體之短通道效果而增驾 應注意，考量降低覆寫速率多為20 nm。 的絕緣薄膜厚度T1較佳為至 入 ’ r架構以快閃記恃靜 記憶體，因而選擇閘電極會組二 =習用非揮發 對應至寫入/採去間電極的閑極嗜^入/抹去間電極，及 會作為一電荷保留薄臈。因、錢(包括浮動閉極) 薄裳置的產生為基本用以抑制短：二以迷，化的要求( 可靠性的要长τ械別 、效應）違反用以確; 的要求(為了控制儲存電荷㈣漏，令浮動閉極與』 90340.doc ' 46 - 200428601 道區域或井區域分離的絕緣薄膜厚度無法減少至約小於7 nm)，故難以令裝置迷你化。事實上，根據ITRS(國際半導 體技術藍圖），降至約不大於〇·2微米的實體閘極長度迷你化 仍不得見。在本發明的記憶裝置中，了丨及仞的獨立設計可 如上述般有效，故因此可達成迷你化。 在本發明中（例），在具有450 nm之閘電極長度（字線寬度） ::匕才°中，可分別設定為T2=4 nm及Tl=7 nm，滿足半導 體儲存裝置而不產生短通道效應。短通道效應不會產生， 即使T2設^為切普通賴電晶體，因為源極/汲極區域會 由閘電極偏移。 亦，因為本發明之記憶裝置中的源極/汲極區域由閘電極 偏移，相較於普通邏輯電晶體’可再促進迷你化。 如上述’因為用於支援寫人及抹去操作的電極不會存在 記憶功能體之上，令電荷保留薄膜與通道區域或井^域分 離的絕緣薄膜不會直接受高能電場（其影響支援寫入及抹 去操作的電極與通道區域或井區域之間）的影響，但會受來 自相對較弱的電場（由閘電極在側邊方向擴展）的影響。因而 與相同處理精確m可滿足較邏輯電晶體之閘極長度 更逑你化的閘極長度。 (第九實施例） 士本實施例關於當在根據本發明之半導體儲存I置的記憶 裝置中執行複寫操作時，電特徵的改變。 〜 7圖19之圖顯示汲極電流（_閘極«㈤（測量旬的特 徵曲線，其中N通道類型記憶裝置 、 尤[思功旎體中的電荷量 90340.doc -47- 200428601 會在抹去狀態與寫入狀態之間變動。 士由圖19清楚顯示，當在抹去狀態（實線）時執行寫入操作 時’以虛線所顯示的，臨限值不只是提升，且圖表的傾角 會顯著下降’特別是在子臨限值區域中。因此，即使在有 t對高閘極電壓（Vg)的區域中，抹去狀態至寫人狀態的電 流比是大的。例如，在Vg=25 ¥的黑占，電流比仍是至少二 數位。此特徵與圖42中之快閃記憶體的狀況大大不同。 在記憶裝置中具有上述特徵的裝置是一現象，特別在一 狀況，即閘電極及擴散區域會偏移且因此問極電場難以觸% 及偏移區域。當記憶裝置處於寫入狀態時，反轉層極難以 在《己fe功此體之下的偏移區域中產生，即使正電壓會施加 至閘電極。因此在寫入狀態中在子臨限值區域中造成較小 傾角的Id-Vg曲線。 當記憶裝置處於抹去狀態時，高密度電子會包括在偏移 區域中。再’當0 V施加至閘電極（即，在截止狀態），電子 不會包括在閘電極之下的通道(故因此截止電流是小的）。在n 抹去狀態的子臨限值區域中造成大幅差異Wd_vg曲線係 數，及即使在超過臨限值的電塵區域中，電流（電導）速率的 快速增加。 士由以上敘述可知，根據本發明之半導體_存裝置的記憶 裝置會令抹去狀態對寫人狀態的汲極電流比會特別大。 (第十實施例） 如對應圖式所緣示，設置以用於上述記憶功能體105a， 31a 131b，261及262的電荷保留薄膜之各個包括 90340.doc -48- 200428601 邛知，其以通道長度方向延伸由閘電極側壁延伸至部份 與源極/¾極區域重#。上述部份部份地或整體地作為電荷 1存區域，其越過部份通道區域及部份擴散區域而延伸， 跨越通道區域與擴散區域間之邊界。在此狀況中，電荷儲 存區域表示-區域’其中藉由記憶格複寫操作而注入的電 荷會實質上保留著，且滿足電荷保留薄膜的主要功能，而 出自於整個區域。例如，在圖8中所示的記憶元件中，如圖 20所示’電荷保留薄膜⑷之通道長度方向延伸的部份薄膜 部份會作為電荷儲存區域25〇，其越過部份通道區域273及 4伤擴散區域212，213而延伸。 為二電荷儲存區域250分別越過部份通道區域273及部 伤擴散區域212及213而存在，半導體儲存裝置可執行高速 讀取操作。這是因為顯少受閘極電場影響或因儲存在電行 儲存區域25G之電荷所產生電場㈣份可由通道區域273縮 減。反轉層電荷不容易在-部份誘發，該部份顯少受閑極 Z場及因儲存在電荷储存區域中之電荷所產生f場之任— 、曰故口此，會成為電晶體電流的瓶頸。然而，根據上 述木構，可避免此缺點。因此，可藉由在讀取操作期間择 加汲極電流而達到高速讀取操作。 3 圖21顯示第十實施例的記憶元件。在記憶元件中 功能體261，262會形成，因而電荷保留薄膜只會以電荷儲 存區域250架構。如圖2()(圖8)中所示的記憶元件零件相 W件曰以相同麥考號碼表示。圖21中，薄膜形狀的電铋 存區域250(其平行於半導體基板211之表面）會設置為電# 90340.doc -49- 200428601 儲存區域250，其越過部份通道區域273及部份擴散區域212 及213而延伸。電荷儲存區域25〇會形成為絕緣體245。電荷 儲存區域250會藉由絕緣體245由半導體基板211及閘電極 217隔離出來。電荷儲存區域25〇及絕緣體245會組成記憶功 能體261及262。 在本實施例中，電荷儲存區域250會以氮化矽薄膜，氧化 銘及氧化給’或以上材料之薄板薄膜中之任—架構。絕緣 體245較佳以氧切薄膜架構，但可以其他絕緣薄膜或複數 個種類之絕緣薄膜所架構。 第十實施例的記憶元件亦可儲存二位元資訊，其藉由獨 立儲存電荷在與上述其他記憶元件相同的二電荷儲存區域 ⑽之各個。再者，如同其他記憶元件，二電荷儲存區域⑽ 會藉由閘電極217而彼此分離，故因此，可有效地阻礙覆寫 ,_的干k閘電極2 1 7，其只經閘極絕緣薄膜2 14與半導 體基板2U接觸，會因此而可藉由減少閘極絕緣薄膜厚度而 制止短通道效應。 再者’因為：電荷儲存區域25G會越過部份通道區域⑺ 及部份擴散區域212及2咖存在，半導體儲存裝置可如上 述般達到高速讀取操作。 再者’電荷健存區域25G具有薄膜狀的形狀，1平行半3 1存2U的表面。因此’可參照圖12的描述得:，在和 =荷儲存區域250之下的通道區域⑺部份（偏移區域^ =反轉層的U度可有效地抑止，且可因此而增加⑼ > 。再者’可抑止記憶效果中的變動。因此，可增進安 90340.doc -50- 200428601 憶元件的可靠度，及增加覆寫速率。 (第十一實施例） 本實施例關於可增進可靠度的記憶元件，其藉由避免因 複寫操作的重複所造成的劣化。 首先，記憶元件因複寫操作的重複而產生劣化的原因會 以右手側之記憶功能體262作為範例參照圖22及圖24至29 而描述。注意，曾提及的參考號碼不會再做描述。 若寫入（程設）操作或抹去操作可在右手側記憶功能體M2 中執行，接著會產生熱載子，且在氧化石夕薄膜241與半導體 基板2Π之間的介面會產生介面狀態321，如圖22所示。隨 著複寫操作頻率的增加，會增加介面狀態32 i。 此刻，本發明之記憶元件的功能會參照圖24至27 (其顯示 本發明之記憶7G件的示意性等效電路圖）而描述。如圖2惰 示，本發明之記憶元件可視為一裝置，其中在閉極絕緣薄 膜2H之下形成的電晶體TrC及在偏移區域271中之電晶體 TrC兩側上形成的健存元件胤及紐會串聯。儲存元件紙 及MR會因流動之電流值（根據儲存在記憶功能體261及加 之電荷量)的改變而具體地製造-記憶效果。當源極電麼 (Vs)及汲極電壓| 土（vd)間之差足夠小於閘極電壓（vg)及臨限 值電壓值間之差，本發明之記憶元件因執行不飽和特徵區 域操作而可藉由圖24中之等效電路圖表示。然而，當源極 電壓㈤及汲極電壓㈤)間之差變得夠大時，記憶元件可藉 由圖25或26之等效電路圖表示’因記憶元件執行飽和特徵 區域操作。即，因為記憶元件在汲極側上製造夾止效果， 90340.doc -51 - 200428601 儲存元件（ML或MR)會改變為電阻（RL或RR)，其具有約略 穩定的電阻值，而不取決於儲存在記憶功能體的電荷量。 如上述，當記憶元件執行飽和特徵區域操作時，在等效電 路圖中只出現一儲存元件，故因此，可分離讀取在特定側 上的儲存資訊。 圖25顯示用以讀取右手側記憶功能體262之狀況的等效 電路圖（右手側記憶功能體262假設為位於源極侧）。儲存元 件MR亦可認為是等於電晶體TrR，其臨限值會因儲存在右 手側記憶功能體262的電荷量而改變（圖27)。在此狀況中， 二電晶體TrC及TrR可認為是藉由單一閘電極217所控制，故 因此，可假設此類電晶體的閘電極會一起連接以接收共同 閘極電壓Vg的施加。因右手側記憶功能體262的複寫操作所 產生的介面狀態321所造成的劣化可認為是右手側電晶體 TrR的劣化所造成的結果。 圖28及圖29之圖表用以示意性地解釋當閘極電壓Vg在讀 取操作期間改變時，讀取電流Id的改變方式。圖表的垂直 軸以對數基礎表示讀取電流Id。 在圖28中，曲線IdTi*C表示在閘電極217之下形成的電晶 體TrC流動的電流。即，電流IdTrC表示電晶體TrC的驅動能 力。因為電晶體TrC本身中不產生記憶效果，電流IdTrC是 穩定的，無關於右手側記憶功能體262的儲存狀態。曲線 IdTrRel及IdTrRw表示當右手側記憶功能體262分別處於抹 去狀態及程設（寫入）狀態時，可在右手側電晶體TrR流動的 電流。如上述，會因儲存在右手側記憶功能體262的電荷量 90340.doc -52- 200428601 而大幅改變右手側電晶體TrR的臨限值。 由圖28可知，曲線IdTrC及曲線IdTrRel會在點xl交叉。 因此，在右手侧記憶功能體262處於抹去狀態的狀況中，當 Vg小於點xl時，電晶體TrC的驅動能力會決定讀取電流Id。 因此，讀取電流Id會變得像圖29中的曲線IdEl。在右手侧 記憶功能體262處於寫入狀態（程設狀態）的狀況中，右手側 電晶體TrR的驅動能力決定任何值之Vg的讀取電流Id。因 此，讀取電流Id會變成像圖29中的曲線IdP。 若右手側記憶功能體262可執行重複複寫操作，則可產生 介面狀態321，且右手側電晶體TrR的S值（子臨限值升幅）會 增加，造成gm(互導）的減少。因此，可在右手側電晶體TrR 流動的電流會如圖28之曲IdTrRe2般地降低。應注意，相較 於曲線IdTrRel，s值的增加以斜率下降的形式出現（在圖28 之曲線IdTrRe2的提升）。此時，曲線IdTrRe2及曲線IdTrC會 在點x2交叉。最後，在記憶功能體262中重複複寫操作後之 抹去操作期間的讀取電流Id會變得像圖29之曲線IdE2。 由以上描述可知，抹去操作期間的讀取電流會由IdEl降 低至IdE2，且因而造成讀取操作的減速。 由上述描述可知，因介面狀態及臨限值的增加而導致的 右手側電晶體TrR之S值增加會造成抹去狀態之讀取電流的 減少。電晶體的S值一般可表示為： S = (kT/q)lnlO(l + (Cd+qDit)/Cox)...(l) 其中k是波茲曼常數，T是溫度，q是基本電荷，Cd是半導體 基板側上的阻擋層電容，Dit是介面狀態密度，Cox是閘極 90340.doc -53- 200428601 絕緣薄膜電容。 加根據方程式⑴，可了解當產生介面狀態時，則s值會增 '，及當Cox越小日夺，s值的增加會變得更顯著。在此狀況 帝右手側電晶體TrR的閘極絕緣薄膜厚度對應至圖22所示 电通L線322的長度，且明顯較電晶體加的間極絕緣薄 、”1極、'、巴、、彖薄膜24)更厚。即’右手側電晶體抓的閘極絕 、、、=膜電容Cox會明顯小於電晶體丁比的。因此，由方程式 ⑴可知，因interface!狀態Dit變重要及右手側電晶體抓的 驅動能力減少會使s值增加 '结果，記憶元件的讀取電流合 顯著下降。 曰 例如，假設右手側電晶體TrR的電通量線μ]具有川^^^的 長度，位於半導體基板側上的阻擋層具有〇 i 的寬度， 閘極絕緣薄膜及記憶功能體會以氧化矽薄膜（相對介電 =:4)所架構，及因簡化原故，半導體基板會以矽（相對介 书度：11.9)所製成，則當介面狀態密度是i〇1〇cm_2eV-1時， s值是116 mV/decay。若介面狀態密度增加至1〇12cm_2 eV-1， 則s值會大幅增加至丨96 mV/decay。假設右手側電晶體 的閘極絕緣薄膜厚度等於電晶體TrC的（例如，6nm)，則當 介面狀態密度是lO^cn^eV-1時，s值則是71 mV/decay。然 而即使介面狀態密度增加至l〇12cm_2 eV-i，貝ljs值只會增加 至 87 mV/decay。 本發明的記憶元件具有單一閘電極，及擴散區域會由閑 電極偏移。因此，記憶元件具有特別的問題，即偏移區域 271中有效閘極絕緣薄膜的厚度（箭頭322)會增加，及某樣組 90340.doc -54- 200428601 成g己憶功能體的材料合矣 顯著下降。 +曰…取“因複寫操作的重複而 口此在本發明的記憶元件中，如圖22所示 體加及262會包括^t|g311 心“ 紹具有約9.5的相對介以，大於^ 氧化 薄膜約6_mC1 ⑽氮化石夕 J…支丁 ；丨私度。因此，右手伽雷 丁惻包日日體TrR的Cox會顯 曰σ’且因複寫操作重複所造成的劣化會大幅減輕。在 右手側電晶體的電通量線322長度為3〇賊的狀況中，為了 間化原故，假.設記憶功能體262會完全地以氧化紹架構，列 當介面狀態密度是1〇1 W ^時，s值則是83竭似卜 即使介面狀態密度增加至lolwev's值只會增加至m :V/deCay。由此可知，藉由以氧化鋁製造記憶功能體的電 何保留薄膜，不僅可在劣化前降低續，亦可大幅阻礙响 因劣化而增加。_，因為記憶㈣的讀取電流會增加且 亦可減少讀取電流因劣化而降低，則可增進記憶元 取速率。 貝 再者’因為氧化㈣電子_位準具有的能量較氮化石夕 薄膜的更深’料避免賊的電荷在電荷❹賴内移動 或遷移。因此，可增進記憶元件的可靠度。 再者，因為氧化铭只存在電子攔截而無孔洞攔截… 電荷保留薄膜處於中性態時，可決定抹去限制。因此，:

抹去時間增加時，讀取電流漸趨穩定值，因此，有利地Y 可容易設定讀取參考電流值。 圖23是圖22中所示之記憶元件的改良範例剖面圖。記憶 90340.doc -55- 200428601 功能體261及262具有一 έ士播廿丄 ^ 、、，α構，其中具有約略為L狀剖面形狀 的氧化I呂薄膜312會置於氧化石夕薄膜241與⑷之間。以此架 構如同圖8所之§己憶凡件（氮化石夕薄膜用作為電荷保留 薄膜)的狀況’可抑制記憶效果的變動。再者，電荷的向上 運動可壓制’且可抑止因電荷在儲存保留期間的移動 徵改變的發生率。 、 (第十二實施例） 本實施例關於一種記憶格陣列，其中設置上述的記 件。- 〜 圖30是記憶格陣的示意性平面圖。圖31是由圖％的線 31-31看去的示意性剖面圖。應注意，因簡化原故，上部互 連結構（位元線）可以圖30的直線表示。再者，雖圖3〇顯示包 括五字線及四位元的記憶格陣列，行數及列數仍可自由执 定。 a 元件隔離區域495(圖叫形成在半導體基板川中。屬於半 導體基板411表面的一區域（其中形成元件隔離區域495)作審 為主動區域ACT。字線WL1至WL5(417)會以繪紙的橫向延 伸’且以繪紙的縱向並列設置。各字線和至㈣⑷乃會 在主動區域ACT之上延伸，之間具有一閘極絕緣薄膜414， 及擴散層區域412會形成在各字線（位於主動區域中但不為 字線所覆蓋的一區域)的兩側上。在字線兩側上形成的一字 線（閘電極）及二擴散層區域（源極區域或汲極區域）會組成 一場效應電晶體。記憶功能體461及462(具有以氧化矽薄膜 441及443所支持的氮化矽薄膜422)會連繼形成在字線wu 90340.doc -56- 200428601 至WL5 (4⑺的側壁上，或側表面上。如圖3〇所示，主動區 域ACT之線（以橫斷字線的方向延伸）會交替地連接至字線 之間之主動區域ACT的相鄰線。接孔CH (496)會形成在相鄰 主動區域ACT的連接部份上。各接孔（496)會電連接以橫斷 字線方向延伸的位元線BL1至BL4 (497)之任—與擴散區域 4一 12 1上述設置，-擴散層區域會由四場效應電晶體所共 旱。參考號碼4 8 9表示層絕緣薄膜。 圖33是此記憶格陣列的示意性等效電路圖。記情元件 MTR會以排列方式形成在相鄰位元線扯之間，而以:斷位 元線方向延伸的字線WL會與記憶元件的閘電極連接。藉由 選擇-對相鄰&元線及一纟線’則可選擇特製的記憶元 件。藉由施加適宜電壓至一對相鄰位元線及一字線，則可 執行特製記憶元件的複寫操作及讀取操作。因為覆寫方法 及讀取方法的具體範例已解釋，下文不再贅述。 字線WL1至WL5作為特定主動區域ACT上之記憶元件的 閘電極。即，各字線會由複數個記憶元件所共享。再者， 二記憶功能體461及462會連續形成在各字線的二側壁上， 及記憶功能體461及462會由複數個記憶元件所共享。如上 述，因為各字線及形成在各字線側壁上的記憶功能體會由 複數個記憶元件所共享，則可減少記憶格區域及增加記憶 格陣列的封包密度。 再者，與第十一實施例一起描述，可認為本發明的記憶 元件是高效能元件，其以選擇電晶體TrC及二變動臨限值電 晶體（TrL，TrR)所架構。此樣的高效能元件可以最少零件（包 90340.doc -57- 200428601 括早一子線）所架構，及可排列 ,,^ 凡件而架構記憶格陣列。因 此，當增進記憶效果時，可捭 」&加c憶格陣列的密度。 圖34是圖30所示之記憶格 叹艮靶例的不意性平面 圖。圖34中所示的記憶格陣列盥 干〜只圖30所不的記憶格陣列不 间，因主動區域ACT具有直條带肋这4丄 惊开乂狀及相鄰主動區域會藉由 =形(當實際處理時會變成約略印形)接孔ch而彼此電連 己憶格陣列的等效電路圖與圖33中所示的相同。因為 中所示的記憶格陣列(具有主動區域Μ及元件隔離 二W目較於圖30所示記憶格陣列具有簡化形狀)會變得容 易處理。因此，會增進以此 ^ t陣列所裝設之積體電路 的良率。否則，可藉由減少處理 陣列的尺寸。 斤而的邊緣而縮小記憶格 圖35是圖30所示之記憶格陣列另_改良範例的示意性平 面圖。圖35所示之記憶格陣列與圖％所示之記憶格陣列不 同，因為字線WL1至WL5是彎曲的。以此設置，相鄰字線 ，間的距離可在存在接孔_部份中增力”及字線間的距 離可在無接孔CH的部份中減少。因為每二字線會在位元線 所延伸的方向設置-接孔CH，故可令字線彎曲而有效地設 置接孔。圖35所示的記憶格陣列可允許在字線之間具有減 =的平均距離（相較於圖30所示的記憶格陣列）。因此，可減 =記憶格區域且因此可增加記憶格陣列的封包密度。 (第十三實施例） ♦依比率設置積體電路（其中設置上述的記憶元件與邏輯 電晶體及具體設置範例）的指導原則如下述。 90340.doc -58- 200428601 如已述’本發明之記憶元件的製程與邏輯電晶體的製程 具有極高的相似度。因此，積體電路(其中具有本發明記憶 兀件的記憶區段會與具有邏輯電晶體的邏輯電路區段结合 設置）像本發明之半導體儲存裝置的應用一樣重要。itrs (國際半導體技術藍圖)200 i曾預測邏輯電晶體的設置，根據 其半個間距會以圖37至39所示的Μρυι/2間距區段表示，及 實際閘極長度會以L (邏輯)區段表示。由此樣表示可知，預 測的邏輯電晶體之實際閘極長度在將來會急速地縮減。再 者，閘極侧壁絕緣薄膜的寬度亦可在ITRS 2〇〇丨中預測，根 據圖37之Wsw所描述的其最大值。如已述，本發明之半導 體儲存裝置的記憶元件之實際閘極長度在尺寸方面顯著地 縮減。然而，因為閘極側壁絕緣薄膜的寬度亦可依邏輯電 晶體的尺寸縮減而減少，故在設置記憶元件中維持適合的 有效偏移量是很重要的。 圖36之圖用以解釋積體電路的設置，其中具有本發明之 圮憶元件的記憶區段會與具有邏輯電晶體的邏輯電路區段 結合設置。記憶裝置3及4是組成（例）圖30，34及35所示之記 憶格陣列的記憶元件。以下敘述一範例，其中字線（閘電極 417)間之裂缝Wgp設定為3/2間距（圖37至39的MPU 1/2間距 的三倍）。邏輯電晶體5會以LDD(微量摻質汲極）498設置， 及閘極絕緣薄膜488的薄膜厚度會與記憶元件3及4之閘極 絕緣薄膜414的薄膜厚度不同。 3己fe元件3及4的侧壁絕緣薄膜具有一架構，其中絕緣薄 膜499可再加入邏輯電晶體5的側壁絕緣薄膜（以氮化石夕薄 90340.doc -59- 200428601 膜422及虱化矽薄膜44丨及443所架構）。絕緣薄膜*外可以（例） 氧化#薄膜或氮化石夕薄膜所架構。當偏移量Woff變得不足 以依記憶元件的設置而製造足夠強度的記憶效果時，為了 只增加記憶元件的閘極侧壁絕緣薄膜厚度可加入絕緣薄膜 499以此α又置，當令邏輯電晶體的閘極側壁絕緣薄膜厚产 維持如ITRS2()()1的預測值時，可藉由增加記憶元件= 閘極側壁絕緣薄膜厚度而獲得足夠的記憶效果。 在以下设置範例中，擴散區域412的深度Xj可假設為盥記 憶元件3及4及邏輯電晶體5相同，及大小可假設為依照㈣’ 2001所述。再者，在擴散區域412的閘極側壁絕緣薄膜（包 括薄膜厚度Wex的絕緣薄膜499)之下橫向擴展是經驗 中擴散區域412深度Xj的〇.7倍，且以下設置仍依照。即， 可藉由由總閘極側壁絕緣薄膜厚度（藉由加入邏輯電晶體5 的閘極側壁絕緣薄膜厚度Wsw及絕緣薄膜499的厚度I而 獲得）減去擴散區域412橫向的擴展而獲得偏移量w〇ff。可 藉由裝置模擬而証實，若偏移量W〇ff絕不小於l4 ，則可g 製造足夠強度的記憶效果。因此’在以下設置的範例中， 可決定氧化物4膜499的厚度，因而偏移量WQff會變為最小 的14 nm。應注意，L(記憶體）表示記憶元件3及4的實際閘 極長度，及Ssw表示閘極側壁絕緣薄膜之間的距離。備考， ITRS 2〇〇1中所述的NOR類型快閃實際問極長度預設值[ (快閃NOR)亦顯示在圖37至39。 圖37顯示第一設置範例，其中記憶元件3及4的實際間極 長度L(記憶體）會假設為與邏輯電晶體5的實際閘極長度 90340.doc -60 - 200428601 L(邏輯）相同地縮減。閘極側壁絕緣薄膜之間的距離Ssw在 三設置範例中是最大的，且在任一年皆超過半個間距。在 2007年後即會須要絕緣薄膜499 (半個間距：65 nm)。 圖3 8顯示第二設置範例，其中記憶元件的實際閘極長度 不像邏輯電晶體般顯著地縮減，且會等於半個間距（Mpu 1/2間距）。在此狀況中，因為記憶元件的實際閘極長度L(記 憶體）較大，則記憶元件的短通道效應小，且其製程檢查會 較簡單。然而，因為閘極側壁絕緣薄膜（此處設置有接孔） 間的距離Ssw會變得小於半個間距，自身對齊接觸程序會變 成絕對必要。 圖39顯不第三設置範例，其中閘極側壁絕緣薄膜間的距 離Ssw會等於半個間距。在此狀況中，記憶元件的實際閘極 長度L(記憶體）假設為一值，即第一及第二設置範例的中間 值本σ又置範例達到$己憶元件的實際閘極長度與用於接孔 的空間之間的平衡。 在實行如圖37至39的設置中最重要的是，記憶元件的二 擴政區域兩者是有效地偏移。在此狀況中，有效地偏移即 意指，當記憶功能體處於寫入狀態時，或程設狀態（其中若 電子會儲存在η通道類型元件中，而若孔洞則會儲存在ρ通 道類型元件中）時，存在一區域，其中半導體基板之半導體 層的表面在記憶功能體正下方產生消耗。即，除了擴散區 域端會關於閘電極端偏移的狀況之外，亦包括一狀況，即 具有低濃度及淺厚度（淺深度）的低度摻質擴散區域存在記 憶功能體之下的記憶層表面中，及低度摻質擴散區域會觸 90340.doc -61 - 200428601 及閘極端。應注意，普通LDD(微量摻質汲極）區域不會包括 在低度摻質擴散區域中。這是因為普通LDD區域不會消 耗，即使當記憶功能體進入寫入狀態時，故因此不會產生 圮fe、效果。普通LDD區域會藉由植入而形成，例如，在閘 電極形成後，4X1012至5xl0Mcm-2的31ρ+離子。然而，低二 摻質擴散區域可再藉由低劑量植入之方法等而形成。記= 元件的二擴散區域兩者較佳皆偏移的原因如下述。 首先，因為記憶元件的二擴散區域兩者入有效地偏移的 設置，則短通道效應的抑止會變得極簡單。通常，記憶元 件所需操作電壓會較邏輯電晶體更需的更高，及記憶元~件3 及4之閘極絕緣薄膜414的厚度會較邏輯電晶體5之閘記憶 絕緣薄膜488所需的更大。因此，極難以藉由設定記憶區段 (其以邏輯電晶體設置）的相等半個間距而達成設置。然而， 記憶το件的二擴散區域兩者皆有效偏移的設置會變得有利 於短通道效應，及可實行如上述的設置。 接著，#由記憶元件的二擴散區域兩#皆有岁文偏移的設 置效力，則只在擴散區域的一側上形成一 ldd的程序是不 而要的。LDD只位於擴散區域一側上的設置意指(例)，圖” 中每隔-擴散區域412會形成LDD。為了形成此樣的， 在字線（間電極417)形成後需要令每隔—字線之間的主動區 域開口藉由光阻罩幕，且實行用以形成咖的離子植入。 …、而難以在足夠不平坦的基板（因閘儲存極電極所造成） 上形成密集的光阻樣態，及須要額外的邊界。若記憶元件 的二擴散區域兩者皆有效地偏移，則不需要形成如上述的 90340.doc -62- 200428601 ldd的程序，及可在記憶功能體形成後以自身對齊方式形 成擴散區域。因此，可藉由減少記憶格區域而增加記憶格 陣列的密度。 再者，藉由記憶元件的二擴散區域兩者皆有效偏移的設 二效力，可實行二位元操作。以此設置，可藉由大幅降低 每位兀的記憶格區域而增加記憶格陣列的密度。 (弟十四實施例） 上圖40顯示作為本發明之可攜式電子裝置範例的可攜式電 話示意性方塊圖。 電話基本以下列構成：一控制電路511，一電池512, 一 R/d(無線電頻率）電路513, 一顯示區段514，一天線515，一 信號線516，及一電源線517。根據上述實施例任一的半導 •堵存衣置5 11 a可併入控制電路5 j j。控制電路川較佳為 積體電路’其含相同結構的裝置會同時作為記憶電路元件 及峰輯電路7〇件。以此促進積體電路的製造及允許可攜式 电子裝置的製造成本更下降。 士上述’藉由利用促進用以結合記憶區段與邏輯電路區 ，之製程的半導體儲存裂置，則易於迷你化，且允許高速 讀取操作，可增進可靠度及可攜式電子裝置的操作速率， 降低可攜式電子裝置的大小’及減少製造成本。 【圖式簡單說明】 圖1疋本發明第一實施例之半導體儲存裝置 件必要部份的示意性剖面圖； 以 圖2A是第—實施例之半導體健存裝置中的必要部份改良 90340.doc -63- 200428601 的示意性剖面圖； 圖2B是第_實施例之半導體儲存裝置中 的不意性剖面圖； 圖3之圖用以解釋第一實 憶元件之寫入操作； 牛¥體錯存裝置中 圖4之圖用以解釋第一 憶元件之寫入操作； 圖5之圖用以解釋第一 憶元件之抹去操作； 的必要部份改良 的記 施例之半導體儲存裝置中.的 施例之半導體儲存裝置中 記 的記 的記

圖^用以解釋第—實施例之半導體儲存 feTC件之抹去操作； T 的記 立圖7之圖用以解釋第—實施例之半導體儲存裝置中 fe元件之讀取操作； 圖8是本發明第二實施例之 ’篮保存裝置中的記憶元 件必要部份的示意性剖面圖； 的放 圖9是第二實施例之半導體儲存裝置中的必要部份 大示意性剖面圖； 的必要部份改良 圖10是第二實施例之半導體儲存裝置中 的放大示意性剖面圖； 圖Η之圖表I員示第二實施例《半導體儲存裝置中的記 元件之電特徵； 圖12是第二實施例之半導體儲存裝置中的必要部份改良 的示意性剖面圖； 圖13是本發明第三實施例之半導體儲存裝置中的記憶元 90340.doc -64 - 200428601 件必要部份的示意性剖面圖； 圖Η是本發明第四實施例之半導體儲存裝置中的記憶元 必要部份的示意性剖面圖； 圖15是本發明第五實施例之半導體儲存裝置中的記憶元 必要部份的示意性剖面圖； 圖16是本發明第六實施例之半導體儲存裝置中的記憶元 必要部份的示意性剖面圖； 件：IT本發明第七實施例之半導體儲存裝置中的記憶元 '、要部份的示意性剖面圖； 圖18是本發明第八實施例之 株、y Φ ♦體儲存裹置中的記憶元 '、要σ卩份的示意性剖面圖； 圖1 9之圖表顯示本發第 的乍产_> χ月弟九““列之半導體儲存裝置中 W A 件之電特徵； 圖20是圖8中所示的記憶元件之n m91 H ^ 何儲存區域的示意圖 圖21疋本發明第十實施 ^ 體儲存裝置中的記憶 丁 乂晋口P伤的不意性剖面圖； 儲存裝置中的記憶 一圖22是本發明第十一實施例之半導體 元件必要部份的示意性剖面圖； _ 儲存裝置中的記憶 ’根據本發明半導 。己元件的等效電 一圖23是本發明第十二實施例之半導體 元件必要部份的示意性剖面圖； 一 圖24為當執行不飽和特徵區域操作萨 體儲存裝置之記憶元件的等效電路圖广 圖25為當右側記憶功能部份讀取時， 路圖； 90340.doc 65- 200428601 圖26為當左側記憶功能部份讀取時，記憶元件的等效電 路圖； 圖27為當右侧記憶功能部份讀取時，記憶元件的另一等 效電路圖； 圖28之圖表，示意性地描述在記憶元件之讀取操作期 間’項取電流I d依閘電極V g變動的方式· 圖29之圖表分別顯示當記憶元件處於抹去狀態及程設狀 態讀取時的電流曲線； 圖30為本發明第十二實施例之記憶格陣列的示意性平面 圖； 圖 圖31為由圖3〇的線3 1-31看去 圖32為由圖3〇的線32-32看去 的示意性剖面圖 的示意性剖面圖 圖33為第十二實施例之記憶袼陣列的等效電路圖； 圖34為圖33中所顯示之記憶格陣列之改良的示意性 面 圖； _ ^ ·卞π <汉艮的不蒽七 之圖用以解釋作為本發明第十三實施例的㈣ 圖顯示積I#恭々 積體包路之測量範例； 圖3 8顯示積， 圖39·-:电路之測量的另-範例； ㉙不積體電路之測量的再. 圖40為作Α 士 』里的再一靶例， 例之可样气：兔明之可攜式電子裝置範例的第十, 榀式電話方塊圖； 90340.d〇〖 -66 - 200428601 圖41為習用快閃記憶體之必 圖42之圖表顯示習用快閃記 【圖式代表符號說明】

101 ， 211 ， 286 ， 411 102P 103 ， 214 ， 414 104 ， 217 ， 417 要部份的示意性剖面圖；及 十思體之電特徵。 半導體基板 型井區域 閘極絕緣薄膜 閘電極 記憶功能體

105 ， 131a ， 131b ， 261 ， 262 ， 461 ， 462 107a，107b，212，213，412 擴散區域 109 ， 242 ， 242a ， 242b ， 442 120 ， 271 121 241 ， 243 ， 441 ， 443 氮化矽薄膜（電荷保留薄膜） 偏移區域 設置於閘電極之下的區域 氧化矽薄膜 245 250 273 311 ， 312 321 322

417，WL 絕緣體 電荷儲存區域 通道區域 氧化鋁薄膜 介面狀態 電通量線 字線

489 層絕緣薄膜 495 元件隔離區域 496，CH 接孔

497，BL 位元線 90340.doc 67- 200428601 498 LDD(微量摻質汲極） 499 絕緣薄膜 ACT 主動區域 90340.doc 68-

Claims (1)

1. 200428601 拾、申請專利範園： 1. 一種半導體儲存裝置，包括： 一半導體層（102，211，287，411); 一單一閘電極（104，217，417)，其形成於半導體層上， 之間置有一閘極絕緣薄膜（1〇3，214，414); 一通道區域（120，121，273)，其設置於閘電極之下； 複數個擴散區域（107a，l〇7b，212，213，412)，其設 置於通道區域之相反側上；及 複數個記憶功能體（105a，105b，131a，131b，261， 262 ’ 461，462)，其形成於閘電極之相反側上及具有保 留電荷之功能。 2· 一種半導體儲存裝置，包括： 一半導體層（102，211，287，411); 一單一閘電極（104, 217, 417)，其形成於半導體層上， 之間置有一閘極絕緣薄膜（103，214，414); 一通道區域（120，121，273)，其設置於閘電極之下； 複數個擴散區域（l〇7a，1〇7b，212，213，412)，其設 置於通道區域之相反側上；及 二電荷儲存區域（250)， 各電荷儲存區域為平行於半導體層表面之薄膜之形 狀’及越過部份通道區域及部份對應之擴散區域而存 在’跨越通道區域與擴散區域間之邊緣。 3· 一種半導體儲存裝置，包括： 複數個記憶元件（3，4，5，MTR)，其沿著一字線（417， 90340.doc 200428601 W)而設置， 其中形成具有保留電荷之功能之二記憶功能體（46 j， 462) ’俾沿著字線於字線之相反側上延伸， 複數個§己憶元件之各個包括： 一半導體層（411); 部份（417)之字線； 一閘極絕緣薄膜（414)，其形成於半導體層與部份字線 之間； 一通道區域，其設置於部份字線之下，· 禝數個擴散區域（412)，其設置於通道區域之相反側 上；及 、部份之各記憶功能體（461，462)，其越過部份通道區 域及部份對應之擴散區域而存在，跨越通道區域與擴散 區域間之邊緣。 4. 5. 如申請專利範圍第3項之半導體儲存裝置，其中 字線由一單一字線組成， 記憶功能體只設置於單一字線之兩侧上，及 各記憶功能體包括至少一絕緣材料。 6。 =請專利範圍第4項之半導體儲存裝置，其中當資訊 覆寫至記憶元件時，選擇之字線只為單_字線。 如申請專利範圍第i項之半導體館存裝置，其中 各記憶功能體包括至少一絕緣材料，及 形成至少部份之記憶功能體俾以與部份 區域重疊。 之對應擴散 90340.doc -2 - 200428601 7·如申請專利範圍第丨至6項中任一項之半導體儲存裝 置’其中半導體層包括一 S〇i層。 8. 如申請專利範圍第丨至6項中任一項之半導體儲存裝 置，其中半導體層包括一井區域（211)。 9. 如申請專利圍第i，3至5項中任一項之半導體儲存裝 置，其中各吕己憶功能體包括一電荷保留薄膜（242，25〇， 311 ’ 312，442)，其具有儲存電荷之功能，及一絕緣體 (241 ’ 243 ， 245 ， 441 ， 443)。 〇.如申請專利範圍第9項之半導體儲存裝置，其中電荷4 留薄膜（242,312,442)包括—第—部份，其具有-約, 平行於閘極絕緣薄膜表面之表面。 η·如申請專利範圍第1G項之半導體儲存裝置，其中電荷^ 留薄膜（242,312,442)包括—第二部份，其往約略平子 於閘電極或字線之側表面延伸。 12.:申請專利範圍第11項之半導體儲存裝置，其中絕緣患 =1緣薄膜⑽’441)’其令閘電極或字線與電肩 保邊缚臈之第二部份分離，電荷保留薄膜往約略平行农 間電極或字線之側表面延伸 ； 13=請專利範圍第〗。項之半導體儲存裝置，其 絕緣薄膜⑽，)，其令電荷保留薄膜之第— 知與通道區域或半導體層分離。 二申明專利補第13項之半導體健存裝置，其中令 f膜之第—部份與通道區域或半導體層分離^ 、、’㈣具有一薄膜厚度，其小於閉極絕緣薄膜之薄膜厚 90340.doc -3- 200428601 度及不小於〇. 8 nm。 15·如申請專利範圍第13項之 、平^體儲存I置，其中令電荷 保留薄膜之第-部份與通道區域或半導體層分離之絕 緣溥膜具有—薄膜厚度’其大於難絕緣薄膜之薄膜厚 度及不大於20 run。 16•如申請專利範圍第⑷項之半導體儲存裝置，其中各擴 關於閘電極而有 散區域（107a，l〇7b，212，213，412)會 、 效地偏移。 其中各擴散 17.如申請專利範圍第3項之半導體儲存裝置 區域（412)會關於字線而有效地偏移。 18. 如申凊專利範圍第16項之半導體儲存裝置，其中為了確 ，各擴散區域之預設偏移量’各記憶功能體包括;;絕緣 薄膜（499)，其形成於遠離閘電極之側上。 19. 如中請專利範圍第17項之半導體料裝置，其中各記憶 功能體包括一絕緣薄膜（499)，其形成於遠離字線之側 上’以確保各擴散區域之預設偏移量。 20. —種可攜式電子設備，其具有如申請專利範圍第丨至^項 之任一項之半導體儲存裝置。 90340.doc 4-