TW200806830A - Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it - Google Patents
Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it Download PDFInfo
- Publication number
- TW200806830A TW200806830A TW96126987A TW96126987A TW200806830A TW 200806830 A TW200806830 A TW 200806830A TW 96126987 A TW96126987 A TW 96126987A TW 96126987 A TW96126987 A TW 96126987A TW 200806830 A TW200806830 A TW 200806830A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- defect
- area
- region
- single crystal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/50—Physical imperfections
- H10D62/53—Physical imperfections the imperfections being within the semiconductor body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Recrystallisation Techniques (AREA)
- Lasers (AREA)
Description
200806830
V 九、發明說明: 【發明所屬之技術領域】 本發明係關於-種具非常低且均句的⑽相關缺陷密度的單晶 半導體晶圓。本發明亦關於一種用於退火單晶半導體晶圓内: GOi相關缺陷的方法,苴中以帝益 ,、甲以雷射照射該半導體晶圓的至少一個 面0 【先前技術】 、半導體晶圓’尤其切晶圓,通常用於製造微電子元件。在半 導體工業,尤.其是在科學及技術上迅速發展㈣科技中,由於微 電子元件的最小結構特徵尺寸持續縮小,所以對半導體晶圓品質 的要求越來越高。 為滿足這些要求,因而開發了數種缺陷非常少的半導體晶圓: 由非常低缺陷的單晶所製造之經拋光的半導體晶圓(例如Ep 〇奶 94 81)經熱處理的半導體晶圓(例如砂〇829559^1)戋具有 蠢晶沉積矽層的半導體晶圓。 八 但即使是目前已知的最佳半導體晶圓,仍然在元件的製造或使 用期間存在特殊應用上的問題,_殊應㈣指與小於⑽毫微 米(nm )的線寬度(設計規則)相關者,例如s〇i (絕緣體上石 應變石夕或柳(絕緣體上應㈣)。因此,㈣電流、_、偏移 的二極體特徵曲線、熱點、栅氧化層故障或元件的可靠性差均會 導致失效。在文獻巾已全面且詳細地對此進行描述,例如:θ 向内生長的空位團(VaCanCy )所導致的柵氧化層可靠性 相關的問題因而描述於〔K. Yamabe,K. Taniguehi,Y M咖咖扣 6 200806830
Proc, of the Internat. Reliability Phys. Symp., IEEE, NJ, 184 (1983) 〕,元件絕緣故障描述於〔M· Muranaka,K· Makabe,M· Miura,H. Kato, S. Ide, H. Iwai, M. Kawamura, Y. Tadaki, M. Ishihara, T. Kaeriyama,々m· /·却尸/.尸37,1240 (1998)〕及記憶體溝 (trench )的故障描述於〔Ε· Dornberger,D· Temmler,W. ν· Ammon, J· Electrochemical Society 149, G226-G231 (2002)〕。這些問題隨著 結構的進一步最小化而變得更加嚴重,尤其是當空位團達到典型 元件尺寸時,例如柵長度。空位團在SOI結構中將導致小的凹坑 (pits ),且在非常薄的石夕薄膜中將導致空洞(holes ),從而導致“致 命缺陷(Killer defects) ”〔 G,K,Keller,S· Cristoloveanu,J· Appl· Phys. 93, 4955 (2003)〕。 上述半導體晶圓僅能部分地滿足未來產生之元件的要求,尤其 是僅考慮到缺陷均勻性的全面及局部特性。 【發明内容】 因此’本發明的目的在於提供一種半導體晶圓,即使在元件進 一步微型化時該半導體晶圓也不會產生上述之問題。 該目的係藉由一具有缺陷減少區域的單晶半導體晶圓而實現, 其中該缺陷減少區域的GOI相關缺陷密度在0/平方公分至〇,i/平 方公分的範圍内,且該缺陷減少區域總共佔據該半導體晶圓平面 區域之10%至100%的面積比例,其中該半導體晶圓剩餘區域的 缺陷密度係明顯高於該缺陷減少區域。 “GOI相關”缺陷係指對於在相應位置上製造之栅氧化層的品質 有負面影響的所有缺陷。GOI相關缺陷密度較佳借助於在〇Ε 198 200806830 35 616 A1中所公開的lR_L0Ck-In溫度記錄法進行測量,因為該方 法旎夠大面積且精確的檢測該些導致G〇I缺陷的缺陷。因此不同 於已知的GOI測試,其可以定量檢測至非常小的缺陷密度,例如 0 · 1 /平方公分。 其他檢測方法,例如檢測整個晶圓表面缺陷的雷射掃描法是明 顯不適合的,因為雖然用該些方法所測得之缺陷可能會導致元件 的故P早,但其必須確保完全不會導致此類故障。不影響G⑺品質 的缺陷,例如黏結在表面上的顆粒也應被檢測。另一方面,在製 造微電子元件時,不僅利用半導體晶圓的表面,還利用表面以下 的特定層。這意味著僅檢測晶圓表面或僅檢測至一對隨後元件不 適當之垂直於表面之深度的檢測方法,基本上無法發現所有⑽ 相關缺陷。 GOI相關缺陷例如是空位團(“晶體原生顆粒”,〇〇以或 或氧析出物(oxygen precipitates )(也稱作“塊體微缺陷”,bmd 根據本發明,半導體晶圓的缺陷減少區域占半導體晶圓之平面 區域之的面積比例。平面面積是指半導體晶圓之實 質上平行面積之整個區域。所述區域被最大地彻以製造微電子 70件。平面面積不包括財存在於邊緣±的斜面或導圓,即在半 導體晶圓的圓周區域内。 該缺陷減少區域具有非常低且較佳特別均勾的⑽相關缺陷密 度。在缺陷減少區域内任意位置處之⑽相關缺陷密度相對於在 缺陷減少區域内所測得之G0I相關缺陷密度之平均值的偏差較佳 為至夕I半$體晶圓的剩餘區域的缺陷密度係明顯高於缺陷 8 200806830 減少區域的缺陷密度。剩餘區域内之⑽相關缺陷密度較佳至少 是缺陷減少區域内之<3〇1相關缺陷密度的2倍大。 根據本發明之缺陷減少區域較佳具有經定.義橫向延伸範圍,即 平行於半導體晶圓表面之經定義延伸。此係藉由以下事實表 、 相關缺之③度在半導體晶圓之缺陷減少區域與剩餘區 域間的邊界上驟變。在缺陷減少區域與剩餘區域間之邊界上,⑽ 相關缺陷密度沿著一長度為〇_5毫米之區段變化至少2倍,該區 段係平行於半導體晶圓之平面且垂直於各自的缺陷減少區域盘非 缺陷減少區域間之邊界。與同樣具有⑽相關缺陷密度相對較低 之區域及⑽相關缺陷密度相對較高之其他區域之根據習知技術 的半導體晶圓不同岐,在本發明之半導體晶圓中,料不同的 區域不是流動狀相互融合,而是彼此劃分出清晰的界線。 一根據習知技術之缺陷最適化的㈣,具有高料之直徑小於% 笔微米(nm)的極小缺陷。相比 兮〖从 ^ aa ^ it ^ 之下,忒小缺陷的密度在根據本 杳月之半導體晶圓中係非常低。 ,、自知技術不同,根據本發明之 ¥體0日圓達到最料G/平方公分的⑽相_陷密度。 缺陷減少區域較佳在半導體晶圓的整個厚度上延伸。因此,它 們在此特徵上也明顯地有別於例如藉由適當之敎或石 半導體晶圓表面上所產生之傳 ::曰’ 深度通常僅為幾個微米。層5亥白知低缺陷層的 【實施方式】 根據本發明之一較佳實施例,缺陷減少 晶圓的全部平面區域,即較佳為佔據貝貝上佔據丰導體 豕干等體日日®之平面區域的95 9 200806830 %至小於100%的面積比例,或甚至刚%的面積比例。該實施例 的k點在於其可達到的均勻性、晶圓生產期間更高的產率、最大 面積的利用及簡單的生產及加工過程。 弟1圖所示為該實施例之一實例。其G〇I相關缺陷是借助於加 1 二35 616A1中所公開之方法所測定的。如圖所示,本發明之矽 曰曰圓3的四分之—圓的整個平面區域是暗的,即幾乎不含缺陷。 僅麵面邊緣區域6内,即平面區域以外,以許多亮點表明相對
較高的缺陷密度。與此相比,第2圖所示為以相同的方法測量之 根據習知技術的碎晶圓。該晶圓之整個平面區域上可以看到相對 較高的GOI相關缺陷密度。 。根據本發明之另一較佳實施例’缺陷減少區域僅佔據半導體晶 圓之部分平面區域’較佳佔據平面區域之10%至95%的面積比 缺陷減少區域較佳覆蓋於半導體晶圓中,高G〇i品質對其具有 重要性的區域。該些區域係用來產生諸如電晶體及記憶體裝置之 凡件的區域。 根據該實施例,剩餘之非缺陷減少區域係位於高g〇i品質不具 重要性的位置’因為在該些區域内不產生栅氧化層。這例如是在 兀件製造及任選的背面減薄(例如背面研磨)之後,將半導體晶 圓彼此切割開(“切割dicing”)從而使各個微晶圓彼此分離所沿著 的線° GOI相關缺陷對於半導體晶圓上用於相互連接的位置亦非 重要的。 其中GOI σ口貝不重要的其他區域例如是測試區域(除⑽測試 區域以外)、接觸區域或帶有晶圓標誌或者用於提供晶圓序號或校 200806830 、' 準標諸的區域。 這意味著缺陷減少區域的位置係藉由隨後將於半導體晶圓上彭 造之微電子s件的排列加以確定。在本發明之該實施例中,相關 讀隨後之預定排列在製造本發明之半導體晶圓時係為已知的。 本發明之該實施例具有兩個重要的優點:首先,必須僅在半導 體晶圓的部分表面上降低G0I相關缺陷的密度,這提高了製造方 法的經濟性。其次’⑽相關缺陷,尤其是_ (塊體微缺陷), &揮吸雜中心的作用’即其結合金屬雜質,這些金屬雜質在製造 讀期間將不可避免地污染半導體晶圓,並且料受控制及非期 望的方式改變半導體材料的導電特性。因此,bmd存在於不要求 高⑽品質的區域内是值得的。因此,在該實施例中,同時確保 在關鍵性區域内特別低且均句的G0I相關缺陷密度及良好的吸雜 能力。 ' 半導體晶圓可以由任意的半導體材料組成,但基本上較佳至少 〇由夕、、且成。半導體晶圓還可由基本上僅添加慣常之摻雜劑的 φ 純矽組成。 根據本發明之半導體晶圓可藉由以雷射適當地照射半導體晶圓 而製成。 口此’本發明亦涉及一用於退火單晶半導體晶圓内之G〇I相關 缺陷的方法,其中以雷射照射半導體晶圓之至少一個面的經定義 區域,其中該經定義區域内的各個位置係以1十億瓦特/平方公尺 (GW/m2)至10十億瓦特/平方公尺(GW/m2)的功率密度照射 至少25毫秒(ms),其中該雷射所發射的輻射波長係大於組成該 200806830 \v 半導體晶圓之半導體材料的吸收極限,1其中因以該雷射照射而 使該半導體晶圓溫度上升的幅度係小於2〇 κ。 用激光輻射處理半導體材料的方法在現有技術中是已知的。例 如DD 249998 A1公開了利用諸如雷射的光源照射石夕晶圓,然而, 其中所選之光源係發射一大比例之小於矽之吸收極限的波長,從 而由矽晶圓吸收輻射’並且加熱晶圓以產生具吸雜能力的缺陷。 EP 68094 A2公開了-種方法,其中以雷射局部照射一在元件製造 • ㈣内已經形成圖案的晶圓,藉由多晶㈣域之局部溶融以使該 區域再結晶。為此目的,必須使用一雷射,其韓射係可由石夕吸收, 即其所發射之光線的波長係小树的吸收極限。例如使用一波長 為532毫微米(nm)之頻率加倍的Nd:YAG f射。仍仏⑽則 公開了-種類似的方法,其中在元件製造期間以雷射局部照射一 經圖案化之半導體晶圓,藉此將溫度升高到12⑽。c至测。c以使 非晶區域結晶。 ^些已知方法的目的均是藉由吸收f射韓射進而局部大幅提高 • 半導體晶圓的溫度,以實現特定效果。 與此不同,本發明之方法係以一大於半導體材料之吸收極限的 波長操作。例如石夕的吸收極限為u電子伏特(ev),所對應之波 長約為毫微米(nm)。因此,半導體材料對於該韓射基本上 是可穿透的’該幅射僅小部分被半導體材料吸收。因此,以該雷 射知射而使半導體晶圓溫度上升的幅度係小於2 〇 K,較佳甚至小 於6 K。m述“半導體晶圓的溫度,,是指半導體晶圓之平均溫度, 即整體溫度。半導體晶圓的溫度在以雷射照射期間較佳保:在 200806830 C至50C的圍内。僅在半導體晶圓正進行照射之位置上的局 部溫度可達到明顯更高的數值,但較佳不超過議。c。 然而,在不明顯提高半導體晶圓之溫度的情況下,本發明之照 射出人思料地可退火存在於半導體晶圓内的缺陷。例如在大部分 的拉曰曰方法中不可避免之單晶石夕晶圓内的⑶p缺陷及缺 陷’它們可以藉由本發明的照射而消除。
根據本t明之方法的作用模式可以如下方式闡述:雖然半導體 材料本身吸收4 1㈣’但是半導體晶圓正進行照射之體積的溫 又不曰超過8GGC “對於退火缺陷是不足的),而晶圓的整體溫 度幾乎保料變’缺陷與輻㈣相互作關確實發生。計算結果 ’’、、貝不/、要缺陷之光學特性與周圍之⑪不同,局部限制在缺陷上 的溫度升高可能有幾萬K。此_料基於具有不同缺射率的 區域及半導體材料之空穴的表面。—旦缺陷消除,例如在 情,下藉由空位從C0P擴散進入晶格内,或在bmd的情況下藉 由乳攸BMD擴散進人晶格内(其中氧作為間隙氧存在),則缺陷 不再影響散射。不再繼續吸收輻射能量,而局部強烈加熱的位置 立即將其熱能釋放在周圍之冷半導體材料上。藉由立即實施… 度平衡’初始缺陷區域内的溫度迅速下降至起始值,從而不會使 空位再次聚集成-新C0P或使氧再次聚集成—新bmd。 利用本發明之方法,可以製造本發明之具有非常低且均勾的 GOI相關缺陷讀的半導體晶圓,因為位於半導體晶圓所期望之 缺陷減少區域㈣各個位置可以在絕對相同的條件下處理。 這是依習知技術之方法所不可能實現的。該方法例如提供在製 200806830 k早阳(例如藉由柴氏(CzGehralski)拉晶法 以盡可能地抑制缺陷的產生。利用CZ法無法實現^,Γ a π ^ Α 、 、 ☆度之⑽相關缺陷的單晶半導 日日®貝%熱處理,以至少在 —體
Ml、 在接近表面的層内退火缺陷。即使|4由 :二、皿度處理也無法完全補償原料的不均勻性。此劍 知的方法不可能局部影塑半 卜’利用習 展體晶®的特性’因為在該方法的發 在婉敍“ “匕短的時間加工整個半導體晶圓。 ^C,^±„(denuded 肉作叮、1、 e)),而在半導體晶圓之深度 以&測到缺陷。相比之下,夢 丰逡轉曰π 猎由知用本發明之方法,係在 + ¥體日日圓的整個厚度上實現缺陷減少。 =在本發明之方法中半導體晶圓不實施整體加熱,所以與習 知技術之方法相比提供其他的優點: 半導體晶圓之熱預算不會由於本發明的處理而提高。這意味著 型不會發生成核及擴散作用’因此不舍產生或生長其他類 型的:陷。因為不會污染表面,所以電荷载子壽命幾乎保持不變。 個⑽體晶圓内實際上不發生擴散過程。所以在製造 早曰曰期間’經調節的摻雜劑濃度係保持不變。 2導體晶圓的機械性能不會由於本發明之處理而發生暫時或永 2的改古變。對於越來越大的晶圓直徑,例如毫米或更大(例 00 I米及450毫米的晶圓直徑),為支持熱處理而產生越來 大的點負載。相比之下,在本發明之方法内,半導體晶圓發生 200806830 塑性變形之風險係不存在,塑性變形會導致晶格損傷,尤其會導 致π移(shp )。滑移通常不會在冷的半導體材料内傳播。熱梯 度局部地限制於雷射光束内且圍繞缺陷的區域上。因此,不會在 半導體晶圓内產生整體埶靡六/x. ^ ^ "、、應力攸而在處理期間及之後明顯降低 了半導體晶圓發生破裂的風險。 本兔明之方法通常應用於基本上為圓形的未經圖案化半導體晶 圓。較佳選擇具有平均直徑小於7G毫微米(_)之缺陷的半導 體晶圓作為起始材料’因為小的缺陷能更迅速地消除,從而減少 該方法的時間雜。平均缺陷直徑大於7G毫微米(_)的半導體 晶圓同樣可藉由本發明之方法消除⑽相關缺陷,但應選擇更長 的照射時間。 雷射照射的具體參數取決於半導體材料的特性。因為矽是目前 取重要的半導體材料,所以描述碎的具體參數,但是本發明之方 法的應用並不限於石夕。 在矽的情況下,所發射之光線波長為丨微米至7微米的雷射是 適合的,例如·· 1 ·〇6〇微米(inGaAsP二極體雷射); 1 ·〇64 微米(YAG 雷射); 2·12?微米(Ho:YAG 雷射); 2·940 微米(Er:YAG 雷射)。 波長尤佳為1.064微米及4.25微米,因為此時矽中存在特別低 的吸收。 在石夕的情況下,雷射光束的功率密度在!十億瓦特/平方公尺 200806830 (GW/m2)至10十億瓦特/平方公尺(Gw/m2)的範目内。雷射光 束較佳调#成直徑為3微米至10微米的非發散光束。 月b里的吸收(以W計)係正比於缺陷的截面積,即其半徑的平 方,而缺陷的體積係正比於缺陷半徑的立方。為了以熔融體填充 缺陷,需要取決於體㈣能量。截面積是獲取的光量。 能$密度因此限制可以被退火之缺陷的尺寸。不能調節任意高 的月b里禮f因為半導體晶圓會炼融並且破壞表面品質。若應用
更间的此里饮度’則半導體晶圓將被雷射光束切割,這並非所期 望的。 第4圖所不為傳統缺陷降低之石夕晶圓的斷裂邊緣正面,其是用 測1裝置“塊體微缺陷分析儀MO_441”(隨㈣_
Smeltmg公司’日本)來檢測缺陷。為了製備試樣,將發晶圓沿 者垂直於其平面表面的晶格優勢取向進行切割。在測量過程中, 檢測位於斷裂邊緣以後20微米至3〇微米範圍内的各個缺陷,並 顯現出其位置。共26個缺陷以暗點顯示。隨後,切晶圓盘斷穿 邊緣相鄰的區域上以㈣隨射非常短㈣間。第5圖所示為^ :處理後的相幅圓。26個原來存在的缺陷,,已檢測不到: 杯4個小缺陷。這在第4圖及第5圖中以箭頭表示。為了消除包 大缺陷在内的所有缺陷,則需要更長的照射時門 造的半導體晶圓依其特性具有」高密度的非團聚 必,其是空氧)。若對於铸體日日日圓可能的使用是 消=麵利的,靠㈣可以彻隨㈣㈣理從半導體 “在氣的情況下)或者與間隙砂重新結合(在空位的情況下) 16 200806830 若欲去除藉由消除COP而形成的自由錄,則在制本發明的方 法後對砍晶ϋ實施-熱處理,該熱處理係適於注人可與空位 結合的間隙吩原子。 在第3目所示之本發明方法的較佳實施财,以雷射I掃描半 導體晶圓3的整個表面。也可以同時使用多個雷射。半導 的材料對於雷射光束2實質上係可穿透的。雷射光束2具有—曰妹 定義截面。為了處理半導體晶圓3的整個表面,使半導體晶圓: 其轴旋轉(4)。同時在徑向上緩慢韻雷射1與半導體晶圓^ 相對位置(5)。較佳以如下方式實施,雷射光束2照射半導體晶 圓3、的區域並在旋轉_周後於徑向上移動—不大於光束直徑的= 離。以類㈣方式藉由逐行掃描半導體晶圓以處理整個表面。在 :情況下,半導體晶圓3的旋轉4較佳應以一方向與移 直的第二線性移動代替。 。在田期間’照射可以不包括半導體晶圓的邊緣區域。同樣亦 ^不匕括非預期將轉化成缺陷減少區域的區域。因為實施局部昭 可以同時產生均㈣以及目標性地不均勾的缺陷分㈣ 種晴况下,控制雷射與半導體晶圓間的相對運動,從而 :應轉化成缺陷減少區域之區域内的各個位置至少受 C ms) 〇 毛〜 佈在例中’在雷射處理之前測量半導體晶圓上的缺陷分 “胃于處理的參數與局部缺陷尺寸相適應 1及該方法的經濟性。 以又。了產 的另個較佳實施例係在本發明之處理前適應於 200806830 ΛΛ t 半導體晶圓的特性並在該處理後適應於所期望的特性。尤其藉由 待消除缺賴型及尺寸’以確定雷射光束的功率密度及所需的 照射時間: 例如知用大於25毫秒(ms)的照射時間以及5十億瓦特/平方 a,尺(GW/m )至1〇十億瓦特/平方公尺(〇而爪2)的雷射光束功 率铪度’以消除矽晶圓内直徑小於9〇毫微米(腿)的c〇p。 才木用大於25笔秒(ms)的照射時間以及75十億瓦特/平方公尺 (GW/m )至10十億瓦特/平方公尺(GW/m2)的雷射光束功率密 ^ 乂皮衷直裎小於1250 *微米(nm)之COP内壁上的氧化物 層直U、於90毫微$ (聰)之具有氧化物層的c〇p在這些條 件下可被完全消除。 可以^木用大於1十億瓦特/平方公尺(Gw/m2)的功率密度及大 於25毫秒(ms )的照射時間以消除BMD。 祀據本考X明之方法可以製造本發明之半導體晶圓,但不局限於 此。 ^ 【圖式簡單說明】 第1圖所不為本發明之四分之一石夕晶圓邊緣區域内的⑽相關 缺' 其係借助於DE 198 35 616 A1中公開之方法所測得。缺陷 係以免點表示。 帛目所不為類似於第1圖且非本發明之四分之一矽晶圓上的 GOI相關缺陷。 弟3圖所示為本發明之方法的實施例示意圖,其中係以雷射光 束螺旋狀掃描半導體晶圓。 200806830
V r 第4圖所示為以雷射照射前,位於矽晶圓斷裂邊緣之後的缺陷。 第5圖所示為以雷射短暫照射後,位於第4圖之斷裂邊緣之後 的缺陷。 【主要元件符號說明】 1 雷射 2 雷射光束 3 半導體晶圓
4 旋轉 5 移動 6 斜緣區域
Claims (1)
- 200806830 Λ* * V 十、申請專利範圍: 1· -種具缺陷減少區域之單晶半導體晶圓,其中該缺陷減少區 域之閘極氧化層完整性(G0I)相關缺陷的密度在〜平方公分 ^ 0’1/平方公分的範15内,且總共佔據該半導體晶圓之平面 區域之10%i 100%的面積比例,其中該半導體晶圓剩餘區 域的缺陷密度係明顯高於該缺陷減少區域的缺陷密度。 2·如σ月求項1之單晶半導體晶圓,其中該剩餘區域内之⑽相 關缺陷密度為該缺陷減少區域内之⑽相關缺陷密度之至少 φ 2倍大。 月表員1 < 2之單晶半導體晶圓,其中在該缺陷減少區域 任思位置處之GOI相關缺陷密度,相對於在該缺陷減少 區域内所測得之G01相關缺陷密度之平均值的偏差為至多10如請求項1或2之單晶半導體晶圓,其中在每一情況下,該 缺陷減少區域係延伸至該半導體晶圓之整個厚度。 士 口月求項1或2之單晶半導體晶圓,其中該缺陷減少區域係 佔該半導體晶圓之平面區域之95%至1〇〇%的面積比例。 如明求項1或2之單晶半導體晶圓,其中該缺陷減少區域係 佔该半導體晶圓《平面區域《1〇%i 95%的面積比例。 士月求項1或2之單晶半導體晶圓,其中該G〇I相關缺陷之 被度在該半導體晶圓之該缺陷減少區域與該剩餘區域間的邊 界上驟變。 · · 8·如明求項7之單晶半導體晶圓,其中在該缺陷減少區域與該 剩餘區域間之邊界上,該G〇I相關缺陷密度沿著一長度為〇 5 20 200806830 毫米之區段變化至少2倍,該區段係平行於該半導體晶圓之 平面區域且垂直於各自的邊界。 9.如請求項丨或2之單晶半導體晶圓,其中該半導體晶圓包含 至少80%之石夕。 〇·種用於退火單晶半導體晶圓内之⑻〗相關缺陷的方法,其 中以雷射照射該半導體晶圓至少—個面之經定義區域,其中 該經定義區域内的各個位置係以〗十億瓦特/平方2尺 _ (GW/m2)至10十億瓦特/平方公尺(GW/m2)的功率密度照 射至少25毫秒(ms),其中該雷射所發射的輕射波長係大於 組成該半導體晶圓之半導體材料的吸收極限,且其中因以該 田射照射而使該半導體晶圓溫度上升的幅度係小於。 U.如請求項10之方法,其中在以該雷射照射之期間,該半導體 晶圓係保持在2CTC至5(TC範圍内之溫度下。 12·如请求項10或11之方法,其中該半導體晶圓實質上係一圓 形且未經圖案化之半導體晶圓。 # 13.如請求項10或η之方法,其中該半導體材料包含至少8〇% 之石夕,且其中該雷射所發射之光線的波長範圍係、介於)微米 與7微米之間。 14.如請求項13之方法,其中該半導體材料於正進行照射之位置 上的溫度至多為800。(:。 15·如凊求項10或!1之方法,其中該半導體晶圓之至少一個面 之經定義區域的照射係藉由利用雷射光束掃描該經定義區域 而進行,從而使該經定義區域轉化為缺陷減少區域,該缺陷 200806830 減少區域之GOI相關缺陷密度係在0/平方公分至〇1/平方公 分的範圍内,且佔該半導體晶圓之平面區域之1〇至1〇〇%的 面積比例其中5亥半導體晶圓之剩餘區域的缺陷密度係明顯 高於該缺陷減少區域的缺陷密度。 16·如明求項1〇或u之方法,其係製得如請求項2至9中任一 項之單晶半導體晶圓。 丰=項5之早晶半導體晶圓,其中該缺陷減少區域係佔該 晶圓之平面區域之㈣至小於的面積比例。22 200806830 V 七、指定代表圖: (一) 本案指定代表圖為:第(3)圖。 (二) 本代表圖之元件符號簡單說明: 1 雷射 2 雷射光束 3 半導體晶圓 4 旋轉 5 移動八、本案若有化學式時,請揭示最能顯示發明特徵的化學式: (無)5
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102006034786A DE102006034786B4 (de) | 2006-07-27 | 2006-07-27 | Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200806830A true TW200806830A (en) | 2008-02-01 |
| TWI374202B TWI374202B (en) | 2012-10-11 |
Family
ID=38884742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW96126987A TWI374202B (en) | 2006-07-27 | 2007-07-24 | Monokristalline halbleiterscheibe mit defektreduzierten bereichen und verfahren zu ihrer herstellung |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8088219B2 (zh) |
| JP (2) | JP2008034849A (zh) |
| KR (1) | KR100914539B1 (zh) |
| CN (1) | CN101139733B (zh) |
| DE (1) | DE102006034786B4 (zh) |
| SG (1) | SG139622A1 (zh) |
| TW (1) | TWI374202B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US7989729B1 (en) * | 2008-03-11 | 2011-08-02 | Kla-Tencor Corporation | Detecting and repairing defects of photovoltaic devices |
| DE102008028869A1 (de) | 2008-06-19 | 2009-12-24 | Vistec Semiconductor Systems Gmbh | Verfahren und Vorrichtung zur Inspektion eines scheibenförmigen Gegenstandes |
| JP2010245316A (ja) * | 2009-04-07 | 2010-10-28 | Sumco Corp | エピタキシャルウェーハの製造方法 |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| DE102009055685A1 (de) * | 2009-11-25 | 2011-05-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Qualitätsverbesserung von Wafern sowie Verwendung des Verfahrens |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| CN103081128B (zh) | 2010-06-18 | 2016-11-02 | 西奥尼克斯公司 | 高速光敏设备及相关方法 |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| JP2014525091A (ja) | 2011-07-13 | 2014-09-25 | サイオニクス、インク. | 生体撮像装置および関連方法 |
| WO2013120093A1 (en) * | 2012-02-10 | 2013-08-15 | Sionyx, Inc. | Low damage laser-textured devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| WO2014127376A2 (en) | 2013-02-15 | 2014-08-21 | Sionyx, Inc. | High dynamic range cmos image sensor having anti-blooming properties and associated methods |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| JP2015115401A (ja) * | 2013-12-10 | 2015-06-22 | 三菱電機株式会社 | レーザアニール方法およびレーザアニール装置 |
| CN105814694B (zh) * | 2014-10-03 | 2019-03-08 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| US9991122B2 (en) | 2016-08-31 | 2018-06-05 | Micron Technology, Inc. | Methods of forming semiconductor device structures including two-dimensional material structures |
| WO2019125810A1 (en) | 2017-12-21 | 2019-06-27 | Globalwafers Co., Ltd. | Method of treating a single crystal silicon ingot to improve the lls ring/core pattern |
| US11695048B2 (en) | 2020-04-09 | 2023-07-04 | Sumco Corporation | Silicon wafer and manufacturing method of the same |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4316074A (en) * | 1978-12-20 | 1982-02-16 | Quantronix Corporation | Method and apparatus for laser irradiating semiconductor material |
| JPS5638828A (en) * | 1979-09-07 | 1981-04-14 | Sony Corp | Manufacture of semiconductor device |
| JPS57136334A (en) | 1981-02-18 | 1982-08-23 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| US4494300A (en) | 1981-06-30 | 1985-01-22 | International Business Machines, Inc. | Process for forming transistors using silicon ribbons as substrates |
| DD249998A1 (de) | 1986-06-17 | 1987-09-23 | Freiberg Spurenmetalle Veb | Verfahren zur defektnukleation in silicium-scheiben |
| JPH0266946A (ja) | 1988-09-01 | 1990-03-07 | Fuji Electric Co Ltd | イントリンシック・ゲッタリング方法 |
| JP4020987B2 (ja) * | 1996-01-19 | 2007-12-12 | 信越半導体株式会社 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
| DE19637182A1 (de) | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
| JPH10209170A (ja) * | 1997-01-17 | 1998-08-07 | Hitachi Ltd | 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法 |
| EP1273684B1 (en) | 1997-04-09 | 2005-09-14 | MEMC Electronic Materials, Inc. | Low defect density, vacancy dominated silicon |
| TW429478B (en) * | 1997-08-29 | 2001-04-11 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
| DE19823962A1 (de) * | 1998-05-28 | 1999-12-02 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Einkristalls |
| DE19835616C2 (de) | 1998-08-06 | 2002-02-28 | Wacker Siltronic Halbleitermat | Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS-Kondensatoren |
| JP3901998B2 (ja) | 2001-12-04 | 2007-04-04 | 東芝セラミックス株式会社 | 半導体ウエハの欠陥消去方法 |
| US6743689B1 (en) * | 2003-01-14 | 2004-06-01 | Advanced Micro Devices, Inc. | Method of fabrication SOI devices with accurately defined monocrystalline source/drain extensions |
| US7067005B2 (en) * | 2004-08-06 | 2006-06-27 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer production process and silicon wafer |
| JP4183093B2 (ja) | 2005-09-12 | 2008-11-19 | コバレントマテリアル株式会社 | シリコンウエハの製造方法 |
| JP5239155B2 (ja) | 2006-06-20 | 2013-07-17 | 信越半導体株式会社 | シリコンウエーハの製造方法 |
-
2006
- 2006-07-27 DE DE102006034786A patent/DE102006034786B4/de active Active
-
2007
- 2007-05-29 SG SG200703836-7A patent/SG139622A1/en unknown
- 2007-07-09 CN CN2007101286059A patent/CN101139733B/zh active Active
- 2007-07-24 TW TW96126987A patent/TWI374202B/zh active
- 2007-07-26 US US11/828,392 patent/US8088219B2/en active Active
- 2007-07-26 KR KR1020070075333A patent/KR100914539B1/ko active Active
- 2007-07-27 JP JP2007195429A patent/JP2008034849A/ja active Pending
-
2011
- 2011-09-07 US US13/226,772 patent/US8216361B2/en active Active
-
2012
- 2012-02-07 JP JP2012023770A patent/JP5557859B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8216361B2 (en) | 2012-07-10 |
| DE102006034786A1 (de) | 2008-02-07 |
| KR20080011098A (ko) | 2008-01-31 |
| US20080026232A1 (en) | 2008-01-31 |
| DE102006034786B4 (de) | 2011-01-20 |
| CN101139733B (zh) | 2012-10-10 |
| US8088219B2 (en) | 2012-01-03 |
| CN101139733A (zh) | 2008-03-12 |
| JP2012134516A (ja) | 2012-07-12 |
| KR100914539B1 (ko) | 2009-09-02 |
| US20110318546A1 (en) | 2011-12-29 |
| JP2008034849A (ja) | 2008-02-14 |
| TWI374202B (en) | 2012-10-11 |
| JP5557859B2 (ja) | 2014-07-23 |
| SG139622A1 (en) | 2008-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200806830A (en) | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it | |
| KR101340003B1 (ko) | 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼 | |
| JP3750526B2 (ja) | シリコンウエーハの製造方法及びシリコンウエーハ | |
| CN1155074C (zh) | 从低缺陷密度的单晶硅上制备硅-绝缘体结构 | |
| KR100730806B1 (ko) | Soi웨이퍼의 제조방법 및 soi 웨이퍼 | |
| TW201017766A (en) | Manufacturing method for silicon wafer | |
| CN102373509B (zh) | 硅片及其生产方法 | |
| TW201026914A (en) | Silicon wafer and fabrication method thereof | |
| CN1692482A (zh) | 硅片的制造方法 | |
| CN104488081B (zh) | Sos基板的制造方法和sos基板 | |
| JP2011171377A (ja) | シリコンウェーハの製造方法 | |
| KR102103329B1 (ko) | 접합웨이퍼의 제조방법 | |
| KR100959624B1 (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
| JP5569392B2 (ja) | シリコンウェーハの製造方法 | |
| JP2008028415A (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
| TW200818321A (en) | Semiconductor on insulator structure made using radiation annealing | |
| US9779964B2 (en) | Thermal processing method for wafer | |
| TWI331772B (en) | Wafer processing method, semiconductor device manufacturing method, and wafer processing apparatus | |
| JP4442090B2 (ja) | Soi基板の製造方法 | |
| JP2004288790A (ja) | Soi基板の製造方法及びsoi基板 | |
| JP2010109190A (ja) | シリコンウェーハの製造方法 | |
| JP2011165820A (ja) | シリコンウェーハの製造方法 |