TW200830516A - Method of making a contact on a backside of a die - Google Patents

Method of making a contact on a backside of a die Download PDF

Info

Publication number
TW200830516A
TW200830516A TW096138744A TW96138744A TW200830516A TW 200830516 A TW200830516 A TW 200830516A TW 096138744 A TW096138744 A TW 096138744A TW 96138744 A TW96138744 A TW 96138744A TW 200830516 A TW200830516 A TW 200830516A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
channel
forming
dielectric layer
major surface
Prior art date
Application number
TW096138744A
Other languages
English (en)
Inventor
Terry G Sparks
Shahid Rauf
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200830516A publication Critical patent/TW200830516A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0249—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias wherein the through-semiconductor via protrudes from backsides of the chips, wafers or substrates during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200830516 九、發明說明： 【發明所屬之技術領域】 有關在晶 本發明一般係有關積體電路，且更特定古 粒背部形成一接觸。 【先前技術】 積體電路的堆疊向來係一種針對一 疋里二間用來增加功 月匕性的可用技術。例如，該方法一 且你種错由堆疊兩個
圮fe體積體電路來將記憶體數量 ^ ^ 的技術。現在越來越 而用以堆疊不同類型積體電路， ^ ^ 个僅因為可用密度增加而 不舄使用一單一晶粒，並且也因為 u马針對不同功能所使用之 “技術不同。例如，射頻電路ff須需要與邏輯電路結 合使用’但是此等不同功能之製造技術相當不$。因此， 將該兩功能堆疊相同積料路來達成料功能來 得實際。㈣晶粒時，出現關於晶粒間互連的問題，關於 單-晶粒料线問題。—範例係，t堆疊晶粒時，在該 晶粒背部（電路所形成之相對側）具有-接觸係有幫助。 因此’所需要的是一種用以製造具有背部接觸之晶粒之 改良方法。 【發明内容】 在一祕τ，-晶粒在—側具有—主動電路且在另一側 具有接觸:此料與另—晶粒互連時有用。該等接觸係形 成於晶粒背部藉由研磨操作曝露之通道的底表面上。該等 通道自該主動電路延伸至一半導體基板内。研磨操作後， 存在藉由半導體材料（一般為矽）包圍之曝露通道。為了保 125227.doc 200830516 護並絕緣該半導體材料，該半導體材料底表面具有藉由選 擇陳/尤積所形成之一絕緣層。一特定有效技術係生長不在 a通道上生長之氮化矽。因為該通道之材料，該曝露之底 表面對於使用在該基板上用於生長氮化矽的化學物質來生 之薄膜完全不導電。該半導體材料已受到保護，執行對 • ㈣路之通道電艘，產生所需之接觸，而不需移除該通道 上的絕緣材料之一步驟，因為該絕緣材料從未覆蓋過該通 ^ 道。參考圖式及以下說明可更佳地瞭解此點。 【實施方式】 以下旨在提供本發明一具體實施例之詳細說明，並非以 限制本發明。更確切地說，雖有許多變化，仍在本發明以 下說明所定義之範疇内。 圖1顯示一裝置10,其包含：一基板12;主動電路14, 其復盍於基板12之上；及一來自主動電路14之通孔，其以 一絕緣材料16做襯裡並以通道18填充。基板12可以為一絕 CJ 緣體上覆半導體（s〇i)基板，在該情況中存在一絕緣層。 主動電路14之一部分較佳地係形成於基板12之頂表面，但 是該部分也可以形成於附加於基板12半導體層之一或多個 半導體層中。主動電路14也包括用以提供主動電路14之互 連所需的任何互連層。為了達成如圖1中所顯示之裝置 1〇 ’較佳地係執行一研磨步驟，以產生基板12之一相當薄 底表面20(例如50微米，相較於700微米的一般厚度）。該研 磨步驟也曝露通道18之一底表面22。因此在通道18中所形 成之通孔不必穿透基板12之700微米全部，只需要能確保 125227.doc 200830516 在該研磨步驟後會曝露出該通道18之量。絕緣體16較佳地 係氧化物，a 4其係方便土也沈積於該通孔的側μ上而且可 以為極高之品質。通道18較佳地係銅，但也可以為其他導 電材料。基板12之底表面2〇顯示自通道18之底表面22稍微 凹陷，其係藉由該研磨步驟達成，因基板材料移除率差異 所致。該底表面有時亦稱為背部。基板12之頂及底表面等 亦可以稱為主要表面。 顯示於圖2中係藉由一選擇性程序在基板12底表面2〇上 形成一絕緣層24後之裝置10。在此範例中，基板12係矽， 而且絕緣層24係藉由生長氮化矽而形成。該氮化矽並非生 長於通道18之底表面22上。該氮化矽係藉由一低壓電漿形 成。較佳地係使用氨（ΝΗ3)，因為其不僅避免在底表面22 上形成一不必要的薄膜，對底表面22還具有一清潔效果。 也可以使用化學計量氮（Ν2)，也可用其他可能額外含氮的 化學物質。該含氮之氣體伴用其他氣體可能會有些好處。 在使用化學計量氮的情況中，譬如氬及氫係為可考慮添加 之氣體。作為絕緣層24之氮化矽的厚度較佳替係在20到 1〇〇埃間。在沈積期間，裝置1〇較佳地係保持在攝氏3〇〇度 以上’但一較低的溫度也可以有效。對於化學計量氮及氬 的情況中，發現在50毫托耳的壓力下，一有效組合為95% 氬及5%氮。在化學計量氮、氬與氫的情況中，發現在5〇 毫托耳的壓力下，一有效組合為93%氬、5%氮及2%氫。 該氮薄膜的若干好處包括崩潰電壓與低洩漏。 圖3中顯示在通道18之底表面22上形成一接觸26後之裝 125227.doc 200830516 置ίο，此係藉由電鍍達成。接觸26以錫為方便，但是其他 的金屬也可以電鍍於通道18之上。為了針對電鍍作準備， 不必蝕刻絕緣層24以曝露通道丨8以用於電鍍，因為絕緣層 24由於選擇性沈積從未覆蓋在通道18上。
Ο 圖4中顯不一多晶片模組3〇，其包括裝置1〇及一與裝置 10連接之裝置32。裝置32係以類似於裝置10方式予以建 構，並具有：一基板34;主動電路36,其覆蓋在基板34 上；一導電材料之通道42,其穿過一藉由絕緣層4〇所絕緣 之通孔、一層氮化物層44,其位在基板34之底部上；一接 觸46,其位在通道42之底部上；及在主動電路刊中之一接 觸38’其與接觸26接觸。當然，在一完成之積體電路中， 存在比裝置1G與32之每-者所顯示之通道18及24多更多的 董子於卩帛體電路具有數百個輸入、輸出與電源 端子並不罕見。 ^ μ 在此认做次明目的之具體實施例對熟習此項技藝之人士 而言’隨時即可做出其他不同之變化與修正案。例如反映 選擇形成氮切切之具體實施例中，其中藉由生長氮化 矽之該通道為一金屬(例如銅)。然而-不同之絕緣材料， 也可、基於其沈積在基板材料上而不沈積於該曝露通道上 的效率而被選定。因此一選擇程序可以為一沈積而非生 長其在形成絕緣層時並不實際用盡該基板的部分，若其 不致使忒通道以一絕緣材料塗布的話可係相
電通道所選定之輯定妯粗v t A 之特疋材科必須與基板材料相關聯以達成所 而、口㉟例係說明以幫助理解。此等範例並不旨在係僅 125227.doc 200830516 有範例。在此等修改及變化不脫離本發明之精神的程度 下期望將其包括在僅藉由以下申請專利範圍之合理解釋 所評估的範轉内。 【圖式簡單說明】 «以下結合附圖關於本發明之-較佳具體實施例的詳細 說明，熟習此項技術者便可輕易地瞭解本發明前述及另外 且更特定的目的及優點： 〔、 圖1係在一具體實施例方法一步驟中一晶粒之一部分之 k 一斷面； 圖2係該方法的一後續步驟中圖丨之該晶粒之該部分之一 斷面； Λ 圖3係該方法的一後續步驟中圖2之該晶粒之該部分之一 斷面；以及 圖4係連接至另一晶粒之圖3該晶粒之該部分之一斷面。 【主要元件符號說明】 10 裝置 12 基板 14 主動電路 16 絕緣層 18 通道 20 基板底表面 22 通道底表面 24 絕緣層 26 接觸 125227.doc 200830516 30 多晶片模 32 裝置 34 基板 36 主動電路 38 接觸 42 通道 44 氮化物層 46 接觸 125227.doc -11 -

Claims (1)

  1. 200830516 十、申請專利範圍： 、九成一半導體裴置的方法，該方法包含： ^ 第一半導體基板之上形成第一主動電路，其中該 半導體基板具有一第一主要表面及一第二主要表 面’且含女楚 V. ^ Μ弟一主動電路係形成於該半導體基板之該第一 主要表面之上； 於遠第一半導體基板之内形成一第一通道，其中該第 Α通道自該第一主動電路延伸至該第一半導體基板之該 第二主要表面； 於4第二主要表面上選擇性地形成一第一介電層並與 該第一通道鄰接。 2·如4求項i之方法，其中選擇形成該第一介電層包含選 擇性地形成包含氮與矽之一介電層。 3·如凊求項1之方法，其中在該第一半導體基板内形成該 第一通道包含： 在该半導體基板内形成一渠溝； 在该渠溝内形成一導電材料；及 移除該第一半導體基板一部分，以曝露該導電材料， 其中移除該第一半導體基板之部分以曝露該導電材料包 含選自平坦化與钱刻所構成之群組之一程序。 4·如請求項1之方法，其中選擇性地形成該第一介電層包 含： 曰匕 曝露該第一半導體基板至一包括氮之電漿環境；及 使該電漿與該第一半導體基板產生反應。 125227.doc 200830516 5·如凊求項4之方法，其中該電漿環境包含氨（nh3)。 6·如凊求項5之方法，其中該電漿環境進一步包含氬。 7·如清求項4之方法，其中該電漿環境包含氮與氬。 • 叫采項4之方法，其中該電漿與該第一半導體基板反 應t生於一高於大約攝氏300度之溫度下。 9·如明求項8之方法，其中該電漿與該第一半導體基板反 應發生於一低於大約100毫托耳之壓力下。 10 _如明求項丨之方法，其進一步包含： 在選擇性地形成該第一介電層後，形成一耦合至該導 電材料之凸塊。 11·如請求項10之方法，其進一步包含： 將η亥弟半‘體裝置之該凸塊|馬合至一第二半導體裝 置。 ’ 12 ·如請求項11之方法，進一步包含： 於忒第二半導體基板之上形成第二主動電路，其中該 第一半導體基板具有一第三主要表面及一第四主要表 面，且該第二主動電路係形成於該第二半導體基板之該 第三主要表面上； 於該第二半導體基板之内形成一第二通道，其中該第 一通道自該第二主動電路延伸至該第二半導體基板之該 第四主要表面；及 於該第四主要表面上選擇性地形成一第二介電層，其 中： /、 該第二介電層包含氮與矽，及 125227.doc 200830516 於選擇性地形成該第二介電層後執行將該第一半導 體裝置之該凸塊耦合至該第二半導體裝置。 13. —種形成一半導體裝置的方法，該方法包含： 提供一半導體基板，其中該半導體基板包含：在半導 • 體基板上之主動電路；及於該半導體基板内之一通道， , 其中該通道係曝露於該半導體基板之一主要表面上；及 於該半導體基板之該主要表面之上選擇性地形成一介 電層’並鄰接該曝露通道。 14·如請求項13之方法，其中選擇性地形成該介電層包含： 將°亥半導體基板曝露至一包含氮之電漿環境；及 使該電漿與該半導體基板產生反應。 15.如請求項14之方法，其中該電漿環境包含氨（Νη3)。 • 16·如請求項15之方法，其中該電漿環境進一步包含氬。 17·如請求項14之方法，其中該電漿環境包含氮與氫。 18·如請求項14之方法，其中該電漿與該半導體基板反應發 生於一高於大約攝氏3〇〇度之溫度下。 〇 19·如請求項18之方法，其中該電漿與該半導體基板反應發 生於一低於大約100毫托耳之壓力下。 • 20· 一種形成一半導體裝置的方法，該方法包含： 、 提供一半導體基板，其中該半導體基板包含：一半導 體基板上之主動電路：及該半導體基板内之一通道， 降低該半導體基板的厚度以曝露該半導體基板一主要 表面上之該通道；及 於該半導體基板之該主要表面上選擇性地形成一介電 層’並鄰接該曝露之通道，其中該介電層包含氮與矽。 125227.doc
TW096138744A 2006-11-21 2007-10-16 Method of making a contact on a backside of a die TW200830516A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/562,161 US7544605B2 (en) 2006-11-21 2006-11-21 Method of making a contact on a backside of a die

Publications (1)

Publication Number Publication Date
TW200830516A true TW200830516A (en) 2008-07-16

Family

ID=39417443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138744A TW200830516A (en) 2006-11-21 2007-10-16 Method of making a contact on a backside of a die

Country Status (7)

Country Link
US (1) US7544605B2 (zh)
EP (1) EP2087508A4 (zh)
JP (1) JP2010510664A (zh)
KR (1) KR20090091718A (zh)
CN (1) CN101523555A (zh)
TW (1) TW200830516A (zh)
WO (1) WO2008063745A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973416B2 (en) * 2008-05-12 2011-07-05 Texas Instruments Incorporated Thru silicon enabled die stacking scheme
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
TWI380421B (en) * 2009-03-13 2012-12-21 Advanced Semiconductor Eng Method for making silicon wafer having through via
US8405197B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with stacked configuration and method of manufacture thereof
CN101853855B (zh) * 2009-04-03 2012-03-14 日月光半导体制造股份有限公司 具有穿导孔的硅晶片的制造方法
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
US8466059B2 (en) * 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
TWI503934B (zh) 2013-05-09 2015-10-11 日月光半導體製造股份有限公司 半導體元件及其製造方法及半導體封裝結構
FR3055471B1 (fr) 2016-08-31 2018-09-14 Stmicroelectronics (Crolles 2) Sas Puce protegee contre les attaques face arriere
FR3069703B1 (fr) 2017-07-27 2020-01-24 Stmicroelectronics (Crolles 2) Sas Puce electronique

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845177B2 (ja) * 1979-03-09 1983-10-07 富士通株式会社 半導体表面絶縁膜の形成法
DE3278799D1 (en) 1981-08-31 1988-08-25 Toshiba Kk Method for manufacturing three-dimensional semiconductor device
EP0974817A4 (en) * 1997-04-03 2006-09-13 Yamatake Corp CIRCUIT BOARD, DETECTOR AND METHOD FOR THE PRODUCTION THEREOF
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US6387748B1 (en) * 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6468889B1 (en) * 2000-08-08 2002-10-22 Advanced Micro Devices, Inc. Backside contact for integrated circuit and method of forming same
US6426305B1 (en) * 2001-07-03 2002-07-30 International Business Machines Corporation Patterned plasma nitridation for selective epi and silicide formation
JP3895987B2 (ja) * 2001-12-27 2007-03-22 株式会社東芝 半導体装置およびその製造方法
DE10200399B4 (de) 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
JP2004128440A (ja) * 2002-07-30 2004-04-22 Renesas Technology Corp 集積回路装置および電子デバイス
JP4035066B2 (ja) * 2003-02-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6821826B1 (en) 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
CN102290425B (zh) * 2004-08-20 2014-04-02 Kamiyacho知识产权控股公司 具有三维层叠结构的半导体器件的制造方法
JP2006261323A (ja) * 2005-03-16 2006-09-28 Sharp Corp 半導体装置及びその製造方法
JP4199206B2 (ja) * 2005-03-18 2008-12-17 シャープ株式会社 半導体装置の製造方法
KR101028625B1 (ko) * 2005-03-31 2011-04-12 도쿄엘렉트론가부시키가이샤 기판의 질화 처리 방법 및 절연막의 형성 방법
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via

Also Published As

Publication number Publication date
CN101523555A (zh) 2009-09-02
US7544605B2 (en) 2009-06-09
EP2087508A4 (en) 2011-10-19
US20080119046A1 (en) 2008-05-22
EP2087508A1 (en) 2009-08-12
JP2010510664A (ja) 2010-04-02
WO2008063745A1 (en) 2008-05-29
KR20090091718A (ko) 2009-08-28

Similar Documents

Publication Publication Date Title
TW200830516A (en) Method of making a contact on a backside of a die
US10068876B2 (en) Semiconductor device and manufacturing method therefor
JP4836055B2 (ja) 集積回路デバイスとその製造方法
TWI621161B (zh) 用於內連線的釕金屬特徵部填補
US8586474B2 (en) Method to form a via
TWI269404B (en) Interconnect structure for semiconductor devices
TW201027703A (en) Semiconductor device and methods for froming the same
JP2013521648A (ja) セミコンダクタ・メタル・オン・インシュレータ構造、斯かる構造の形成方法、及び斯かる構造を含む半導体装置
JP2001223218A (ja) 半導体装置のタングステンコンタクトプラグの形成方法
EP3963624A1 (en) Fully aligned subtractive processes and electronic devices therefrom
CN109509710A (zh) 制造半导体装置的方法
JP2023511401A (ja) 炭化ケイ素材料を含む電子デバイスならびに関連する方法およびシステム
WO2007023950A1 (ja) 半導体装置の製造方法
US9881865B1 (en) Semiconductor devices including electrically isolated patterns and method of fabricating the same
US9269586B2 (en) Selective metal deposition over dielectric layers
CN102197476B (zh) 包括用于导通孔的碳基材料的半导体器件
CN112635299A (zh) 低温沉积方法、半导体器件的键合方法和芯片
TW200522264A (en) Method for forming metal wiring in semiconductor device
CN112420595B (zh) 半导体器件及其形成方法
JP4457884B2 (ja) 半導体装置
JP2009010037A (ja) 半導体装置及びその製造方法
CN112447585A (zh) 半导体器件的形成方法
TWI866186B (zh) 半導體裝置及其形成方法
TWI885902B (zh) 半導體元件及其製造方法
CN117594528A (zh) 半导体结构及其制备方法